[發(fā)明專利]一種支持多模式切換的堆疊SRAM電路及其控制方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202210604913.9
• 申請(qǐng)日: 2022-05-31
• 公開（公告）號(hào): CN114708891B
• 公開（公告）日: 2022-08-16
• 發(fā)明（設(shè)計(jì)）人: 李曉敏;張瀟宇;李晨陽
• 申請(qǐng)（專利權(quán)）人: 南京低功耗芯片技術(shù)研究院有限公司
• 主分類號(hào): G11C5/14
• 分類號(hào): G11C5/14
• 代理公司: 南京經(jīng)緯專利商標(biāo)代理有限公司 32200
• 代理人: 王慧

本發(fā)明公開了一種支持多模式切換的堆疊SRAM電路及其控制方法，包含支持電壓堆疊的雙電源SRAM、低功耗模式切換控制電路和SRAM堆疊判決電路；支持電壓堆疊的雙電源SRAM實(shí)現(xiàn)內(nèi)部存儲(chǔ)單元堆疊，供電電壓在多個(gè)堆疊陣列上等比例分配的效果；低功耗模式切換的控制電路用于引導(dǎo)SRAM進(jìn)入和退出各狀態(tài)，降低其漏電功耗；SRAM堆疊判決電路用于檢測(cè)當(dāng)前SRAM的PVT，對(duì)數(shù)據(jù)保持狀態(tài)下SRAM的模式進(jìn)行決斷。本發(fā)明保證SRAM在堆疊狀態(tài)下，上下串聯(lián)的存儲(chǔ)陣列能夠等分供電電壓；同時(shí)模式切換控制電路在外部時(shí)鐘的引導(dǎo)下，配合堆疊判決電路對(duì)SRAM的低功耗模式進(jìn)行配置，實(shí)現(xiàn)漏電的降低。

技術(shù)領(lǐng)域

本發(fā)明涉及堆疊SRAM電路及其控制方法，尤其涉及一種支持多模式切換的堆疊SRAM電路及其控制方法。

背景技術(shù)

在目前的移動(dòng)應(yīng)用端，許多物聯(lián)網(wǎng)(IoT)設(shè)備會(huì)更長(zhǎng)時(shí)間地處在待機(jī)狀態(tài)，其靜態(tài)能量損失逐漸超過了工作狀態(tài)下的能量消耗。而作為芯片中占據(jù)大量面積和能量開銷的存儲(chǔ)器SRAM，其自身靜態(tài)功耗的改善可以大幅度降低整個(gè)系統(tǒng)的靜態(tài)能量損失，延長(zhǎng)設(shè)備續(xù)航時(shí)間。

為了降低待機(jī)狀態(tài)下SRAM(Static Random-Access Memory靜態(tài)隨機(jī)存取存儲(chǔ)器)的漏電，許多系統(tǒng)會(huì)將SRAM置于深度睡眠模式，關(guān)斷其內(nèi)部邏輯電路，并且在SRAM數(shù)據(jù)保持的基礎(chǔ)上降低存儲(chǔ)陣列的電壓。但是，這也就意味著需要系統(tǒng)引入額外的電源管理模塊和供電支路，增加額外的面積和功耗開銷。因此，為了避免增加額外的供電節(jié)點(diǎn)，以往的設(shè)計(jì)會(huì)采用二極管連接的MOS管串聯(lián)在存儲(chǔ)陣列所在的支路中，對(duì)處于睡眠狀態(tài)的SRAM進(jìn)行鉗位。但是，隨著工藝的變化，這種結(jié)構(gòu)實(shí)現(xiàn)的鉗位電壓值，不具有對(duì)工藝變化的適應(yīng)性，并且比實(shí)際SRAM的最小數(shù)據(jù)保持電壓增加過多的裕量。

此外，現(xiàn)有的技術(shù)中，堆疊的思想也能避開額外的供電支路，通過多個(gè)相同類型、相同容量的存儲(chǔ)陣列串聯(lián)在一個(gè)原有的供電支路，降低SRAM的數(shù)據(jù)保持電壓。但是，對(duì)于部分較差PVT(工藝角，電壓和溫度)下需要數(shù)據(jù)保持的SRAM，其堆疊電壓可能無法滿足需求；如果為了保證全PVT下SRAM的數(shù)據(jù)保持能力，增加SRAM的供電電壓，那么其動(dòng)態(tài)工作模式下的功耗又會(huì)急劇增加；另一方面，對(duì)于不同需求設(shè)計(jì)下的SRAM，如何隔離其它邏輯電路引入的漏電，實(shí)現(xiàn)堆疊節(jié)點(diǎn)穩(wěn)定，也是這一方案會(huì)引入的難題。

發(fā)明內(nèi)容

發(fā)明目的：本發(fā)明通過在體硅工藝下設(shè)計(jì)一個(gè)支持電壓堆疊的雙電源SRAM，實(shí)現(xiàn)滿足不同需求下SRAM的堆疊方案；低功耗模式切換的控制電路在輔助該SRAM模塊建立和退出堆疊狀態(tài)的同時(shí)，又為其提供了提升SRAM數(shù)據(jù)保持能力的鉗位模式和實(shí)現(xiàn)SRAM所有模塊關(guān)斷的關(guān)閉模式；并利用冗余陣列的方式設(shè)計(jì)了SRAM堆疊判決電路，追蹤當(dāng)前的PVT，對(duì)睡眠模式下SRAM是否保持堆疊狀態(tài)進(jìn)行判決。

技術(shù)方案：本發(fā)明的堆疊SRAM電路，包括支持?jǐn)?shù)據(jù)保持狀態(tài)堆疊的雙電源SRAM模塊，低功耗模式切換控制電路和SRAM堆疊判決電路；所述支持?jǐn)?shù)據(jù)保持狀態(tài)堆疊的雙電源SRAM模塊由上下兩片容量一致的SRAM構(gòu)成，且頂層SRAM_1布局DNW埋層；所述低功耗模式控制電路由外部低頻時(shí)鐘控制，確保SRAM堆疊狀態(tài)的建立，并控制其它模式之間的轉(zhuǎn)換；所述SRAM堆疊判決電路，采用冗余單元追蹤PVT的變化，從而調(diào)整雙電源堆疊SRAM的工作狀態(tài)。

所述雙電源SRAM模塊包括上下堆疊的兩個(gè)雙電源SRAM的低電壓供電端和高電壓供電端、SRAM_1的地端、SRAM_2的陣列供電端、兩個(gè)SRAM共有的門控信號(hào)、SRAM_1的存儲(chǔ)陣列門控信號(hào)、堆疊傳輸管的正相使能信號(hào)、堆疊傳輸管的反相使能信號(hào)、鉗位電路控制信號(hào)、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、堆疊傳輸管、鉗位電路、SRAM_1和SRAM_2；