[發明專利]一種低噪聲毫米波小數分頻綜合器鎖相環結構

在審

• 申請號: 202210600105.5
• 申請日: 2022-05-27
• 公開（公告）號: CN115001489A
• 公開（公告）日: 2022-09-02
• 發明（設計）人: 王政;耿新林;葉宗霖;肖堯;謝倩
• 申請（專利權）人: 電子科技大學
• 主分類號: H03L7/197
• 分類號: H03L7/197;H03L7/087;H03F1/32;H03L7/093
• 代理公司: 電子科技大學專利中心 51203
• 代理人: 甘茂

1.一種低噪聲毫米波小數分頻綜合器鎖相環結構，包括：鑒頻鑒相器(PFD)、時間誤差放大器(TA)、電荷泵(CP)、環路濾波器(LF)、壓控振蕩器(VCO)、分頻器、DSM模塊，其特征在于，所述鎖相環結構還包括：粗數字時間轉換器(CDTC)、細數字時間轉換器(FDTC)與數字時間轉換器預失真校準電路，其中，所述粗數字時間轉換器的輸入端連接分頻器的輸出端、輸出端連接鑒頻鑒相器的分頻輸入端，所述細數字時間轉換器(FDTC)連接于時間誤差放大器與電荷泵之間；所述數字時間轉換器預失真校準電路包括：第一DTC預失真校準模塊、第二DTC預失真校準模塊與Bang-Bang鑒相器(BBPD)，鑒頻鑒相器的輸出信號連接至Bang-Bang鑒相器的輸入端，Bang-Bang鑒相器提取的相位誤差信息并連接至第一DTC預失真校準模塊與第二DTC預失真校準模塊，第一DTC預失真校準模塊產生CDTC控制信號并連接至粗數字時間轉換器的控制端，第二DTC預失真校準模塊產生FDTC控制信號并連接至細數字時間轉換器的控制端。

2.按權利要求1所述低噪聲毫米波小數分頻綜合器鎖相環結構，其特征在于，所述鎖相環結構中，輸入信號f_in連接到鑒頻鑒相器的晶振信號輸入端，粗數字時間轉換器的輸出信號連接到鑒頻鑒相器的分頻輸入端，鑒頻鑒相器的輸出信號連接到時間誤差放大器的輸入端并通過時間誤差放大器產生輸出信號連接至細數字時間轉換器的輸入端，細數字時間轉換器產生輸出信號并連接至電荷泵的輸入端，電荷泵產生輸出電流信號并通過環路濾波器轉換為電壓信號V_tune，電壓信號V_tune連接至壓控振蕩器的控制端，壓控振蕩器產生輸出信號f_out；同時，輸出信號f_out作為反饋信號連接至分頻器的輸入端，分頻器產生分頻信號f_div連接至粗數字時間轉換器的輸入端、且分頻信號f_div作為時鐘驅動DSM模塊，DSM模塊相應產生相位殘差信息控制信號N_div分別連接至第一DTC預失真校準模塊的相位殘差輸入端、分頻器的控制端。

3.按權利要求1所述低噪聲毫米波小數分頻綜合器鎖相環結構，其特征在于，所述第一DTC預失真校準模塊包括：第一DTC預失真模塊與第一DTC校準模塊；其中，第一DTC預失真模塊包括：第一查找表、第一閾值計算模塊、第一比較器及第一優先編碼器，其中，第一查找表保存對應粗數字時間轉換器的每個控制字的延時數據，第一閾值計算模塊計算第一查找表中每個相鄰延時數據的平均值、并輸出計算結果，將DSM模塊輸出的相位殘差信息與第一閾值計算模塊的每個輸出作比較、比較結果輸入至第一優先編碼器，第一優先編碼器選擇查找表中最靠近相位殘差信息的延時數據D_clut，并將延時數據D_clut對應的控制字作為CDTC控制信號并輸出；同時，將相位殘差信息減去延時數據D_clut作為第一DTC預失真校準模塊的相位殘差輸出D_cdtc。