[發明專利]測試結構

有效

• 申請號: 202210581453.2
• 申請日: 2022-05-26
• 公開（公告）號: CN114664798B
• 公開（公告）日: 2022-09-13
• 發明（設計）人: 蒲源;胡圓圓;姚福民;蔡信裕
• 申請（專利權）人: 合肥晶合集成電路股份有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;H01L21/66;G11C29/08
• 代理公司: 華進聯合專利商標代理有限公司 44224
• 代理人: 楊歡

1.一種測試結構，其特征在于，包括：

多行第一存儲單元，平行間隔排布；

多行第二存儲單元，平行間隔排布；各行所述第二存儲單元與各行所述第一存儲單元交替間隔排布，以形成呈多行多列排布的存儲單元陣列；

其中，位于同一列的存儲單元用于接收相同的電壓，且相鄰兩列存儲單元用于接收不同的電壓；或

各行所述第一存儲單元均用于接收第一電壓，各行所述第二存儲單元均用于接收第二電壓，所述第二電壓與所述第一電壓不同；

所述第一存儲單元包括第一選擇管及第一控制管，所述第一選擇管包括第一選擇柵極，所述第一控制管包括第一控制柵極；

所述第二存儲單元包括第二選擇管及第二控制管，所述第二選擇管包括第二選擇柵極，所述第二控制管包括第二控制柵極；

其中，所述第一控制柵極與所述第一選擇柵極具有間距，所述第二控制柵極與所述第二選擇柵極具有間距，所述第二控制柵極與所述第一控制柵極一體連接；

或所述第一選擇柵極、所述第一控制柵極、所述第二選擇柵極及所述第二控制柵極一體連接；

或所述第一選擇柵極與所述第一控制柵極一體連接，所述第二選擇柵極與所述第二控制柵極一體連接。

2.根據權利要求1所述的測試結構，其特征在于，所述第一控制柵極的材料與所述第二控制柵極的材料相同。

3.根據權利要求1所述的測試結構，其特征在于，所述第一選擇柵極包括由下至上依次疊置的第一多晶硅層、第一層間介質層及第二多晶硅層；

所述第一控制柵極與所述第二控制柵極包括由下至上依次疊置的第三多晶硅層、第二層間介質層及第四多晶硅層；

所述第二選擇柵極包括由下至上依次疊置的第五多晶硅層、第三層間介質層及第六多晶硅層。

4.根據權利要求3所述的測試結構，其特征在于，所述測試結構還包括多個互連插塞，所述互連插塞貫穿所述第四多晶硅層及所述第二層間介質層，與所述第三多晶硅層相接觸；位于奇數列的存儲單元經由所述互連插塞連接至電源電壓，位于偶數列的存儲單元經由所述互連插塞接地。

5.根據權利要求3所述的測試結構，其特征在于，所述測試結構還包括：

多條平行間隔排布的有源區，位于同一列的所述第一選擇柵極、所述第一控制柵極、所述第二選擇柵極及所述第二控制柵極均位于同一所述有源區；

第一柵氧化層，位于所述第一多晶硅層與所述有源區之間；

第二柵氧化層，位于所述第三多晶硅層與所述有源區之間；

第三柵氧化層，位于所述第五多晶硅層與所述有源區之間；

所述第一選擇管、所述第一控制管、所述第二選擇管及所述第二控制管均還包括源極及漏極，所述源極及所述漏極均位于所述有源區內，且位于所述第一多晶硅層相對的兩端、所述第三多晶硅層相對的兩端及所述第五多晶硅層相對的兩端。

6.根據權利要求4所述的測試結構，其特征在于，所述互連插塞的結構為通孔內填充有填充金屬的結構；所述填充金屬包括銅、鋁、銀或鎢。

7.根據權利要求1所述的測試結構，其特征在于，所述第一選擇柵極、所述第一控制柵極、所述第二選擇柵極及所述第二控制柵極包括由下至上依次疊置的第一多晶硅層、層間介質層及第二多晶硅層。

8.根據權利要求7所述的測試結構，其特征在于，所述測試結構還包括多個互連插塞，所述互連插塞位于所述第一選擇柵極及所述第二選擇柵極處，貫穿所述第二多晶硅層及所述層間介質層，與所述第一多晶硅層相接觸；位于奇數列的存儲單元經由互連插塞連接至電源電壓，位于偶數列的存儲單元經由互連插塞接地。