[發(fā)明專(zhuān)利]一種輸入驅(qū)動(dòng)電路、GPIO電路、芯片、電子設(shè)備

有效

• 申請(qǐng)?zhí)枺?/td>: 202210575355.8
• 申請(qǐng)日: 2022-05-25
• 公開(kāi)（公告）號(hào): CN115033514B
• 公開(kāi)（公告）日: 2023-09-26
• 發(fā)明（設(shè)計(jì)）人: 謝保健
• 申請(qǐng)（專(zhuān)利權(quán)）人: 蘇州華太電子技術(shù)股份有限公司
• 主分類(lèi)號(hào): G06F13/40
• 分類(lèi)號(hào): G06F13/40;H03K19/003;H03K19/0175;H02H11/00
• 代理公司: 北京科慧致遠(yuǎn)知識(shí)產(chǎn)權(quán)代理有限公司 11739
• 代理人: 王乾旭;趙紅凱

本發(fā)明提供一種輸入驅(qū)動(dòng)電路，包括輸入控制開(kāi)關(guān)，所述輸入驅(qū)動(dòng)電路還包括一個(gè)或多個(gè)上拉單元，每個(gè)上拉單元設(shè)置有相應(yīng)的下拉單元，其中：所述上拉單元與芯片內(nèi)部供電電源以及IO引腳相連，包括第一上拉防倒灌電路、第一上拉電阻，所述第一上拉電阻串聯(lián)在第一上拉防倒灌電路與IO引腳之間，所述第一上拉防倒灌電路分別與芯片內(nèi)部供電電源、輸入控制開(kāi)關(guān)、第一上拉電阻的一端相連，且用于在輸入驅(qū)動(dòng)電路上拉單元正常工作時(shí)導(dǎo)通芯片內(nèi)部供電電源與輸入控制開(kāi)關(guān)之間的供電通路，并在芯片斷電時(shí)切斷IO引腳與芯片內(nèi)部供電電源之間的供電通路；所述下拉單元與芯片內(nèi)部接地端以及IO引腳相連，包括第一下拉電阻。

技術(shù)領(lǐng)域

本發(fā)明涉及電路設(shè)計(jì)領(lǐng)域，具體來(lái)說(shuō)，涉及芯片設(shè)計(jì)領(lǐng)域，更具體地說(shuō)，涉及一種輸入驅(qū)動(dòng)電路、GPIO電路、芯片、電子設(shè)備。

背景技術(shù)

通用型輸入/輸出(General-purpose?input/output，GPIO)電路是芯片中經(jīng)常用到的一個(gè)功能模塊，可以通過(guò)配置寄存器實(shí)現(xiàn)數(shù)字輸入、數(shù)字輸出、模擬輸入等功能，如圖1所示的是一個(gè)典型的GPIO電路模塊框圖，通過(guò)配置，可以實(shí)現(xiàn)輸入浮空模式、輸入上拉模式、輸入下拉模式、模擬輸入模式、開(kāi)漏輸出、開(kāi)漏復(fù)用功能、推挽輸出、推挽復(fù)用輸出。

從如圖1中所示的典型GPIO電路可以看出：

1、現(xiàn)有的GPIO電路中，靜電釋放(Electro-Static?Discharge,ESD)保護(hù)采用的是二極管，即在IO引腳與芯片內(nèi)部供電電源之間、IO引腳與芯片內(nèi)部接地端之間分別串聯(lián)一個(gè)保護(hù)二極管，且兩個(gè)二極管的極性相反。

2、現(xiàn)有的GPIO電路中，輸入級(jí)驅(qū)動(dòng)控制采用的是肖特基觸發(fā)器，在輸入級(jí)驅(qū)動(dòng)控制的輸入端配置有上拉電阻和下拉電阻。

3、現(xiàn)有的GPIO電路中，輸出級(jí)驅(qū)動(dòng)控制采用的反向器，且在輸出級(jí)驅(qū)動(dòng)控制輸出端配置有上拉PMOS晶體管和下拉NMOS晶體管。

隨著集成技術(shù)的發(fā)展，芯片的應(yīng)用場(chǎng)景多為多個(gè)芯片通過(guò)IO引腳并聯(lián)于同一總線(xiàn)上的模式，不同的芯片根據(jù)應(yīng)用需求獨(dú)立工作。但是，在多顆芯片連接到同一總線(xiàn)上時(shí)，通常會(huì)有防止倒灌(fail-safe)的要求，即一顆芯片斷電時(shí)，其他芯片不斷電，且其他芯片不能繼續(xù)給斷電芯片供電。如其他芯片通過(guò)IO引腳繼續(xù)給斷電芯片供電，則會(huì)造成功能紊亂。如圖2所示的傳統(tǒng)的GPIO電路中的fail-safe機(jī)制示意圖，由圖2可以看出，當(dāng)前芯片斷電(VDD＝0)時(shí)，為了防止芯片斷電時(shí)發(fā)生倒灌現(xiàn)象，必須截?cái)嗥渌酒?以PAD表示)通過(guò)IO引腳到VDD的通路。但是傳統(tǒng)的GPIO電路在不同的工作模式下，存在多條PAD到VDD的通路，其中，在輸入通路中，VDD斷電時(shí)，在未加以控制的情況下，會(huì)通過(guò)上拉電阻給VDD供電。

由此可見(jiàn)，現(xiàn)有技術(shù)下的GPIO電路的輸入驅(qū)動(dòng)電路不能實(shí)現(xiàn)很好的防倒灌控制，在當(dāng)前芯片斷電時(shí)，不能完全的切斷所有PAD到當(dāng)前芯片供電電源的通路，有可能造成功能紊亂以及損耗芯片。而且現(xiàn)有的輸入驅(qū)動(dòng)電路的上拉模式單一，無(wú)法很好的滿(mǎn)足日益復(fù)雜的芯片設(shè)計(jì)需求，因此，如何解決輸入驅(qū)動(dòng)電路上的防倒灌以及多種上拉模式的驅(qū)動(dòng)問(wèn)題具有重要意義。

發(fā)明內(nèi)容

為了解決實(shí)現(xiàn)上述目的，本申請(qǐng)?zhí)峁┝艘环N帶有防倒灌能力的輸入驅(qū)動(dòng)電路。

根據(jù)本發(fā)明的第一方面，一種輸入驅(qū)動(dòng)電路，應(yīng)用于連接芯片的邏輯單元以及IO引腳的GPIO電路上，其包括輸入控制開(kāi)關(guān)，所述輸入驅(qū)動(dòng)電路還包括一個(gè)或多個(gè)上拉單元，每個(gè)上拉單元設(shè)置有相應(yīng)的下拉單元，其中：所述上拉單元與芯片內(nèi)部供電電源以及IO引腳相連，包括第一上拉防倒灌電路、第一上拉電阻，所述第一上拉電阻串聯(lián)在第一上拉防倒灌電路與IO引腳之間，其中：所述第一上拉防倒灌電路分別與芯片內(nèi)部供電電源、輸入控制開(kāi)關(guān)、第一上拉電阻的一端相連，且用于在輸入驅(qū)動(dòng)電路上拉單元正常工作時(shí)導(dǎo)通芯片內(nèi)部供電電源與輸入控制開(kāi)關(guān)之間的供電通路，并在芯片斷電時(shí)切斷IO引腳與芯片內(nèi)部供電電源之間的供電通路；所述下拉單元與芯片內(nèi)部接地端以及IO引腳相連，包括第一下拉電阻。