[發明專利]一種輸入驅動電路、GPIO電路、芯片、電子設備

有效

• 申請號: 202210575355.8
• 申請日: 2022-05-25
• 公開（公告）號: CN115033514B
• 公開（公告）日: 2023-09-26
• 發明（設計）人: 謝保健
• 申請（專利權）人: 蘇州華太電子技術股份有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40;H03K19/003;H03K19/0175;H02H11/00
• 代理公司: 北京科慧致遠知識產權代理有限公司 11739
• 代理人: 王乾旭;趙紅凱

1.一種輸入驅動電路，應用于連接芯片的邏輯單元以及IO引腳的GPIO電路上，其包括輸入控制開關，其特征在于，所述輸入驅動電路還包括一個或多個上拉單元，每個上拉單元設置有相應的下拉單元，其中：

所述上拉單元與芯片內部供電電源以及IO引腳相連，包括第一上拉防倒灌電路、第一上拉電阻，所述第一上拉電阻串聯在第一上拉防倒灌電路與IO引腳之間，其中：所述第一上拉防倒灌電路分別與芯片內部供電電源、輸入控制開關、第一上拉電阻的一端相連，且用于在輸入驅動電路第一上拉單元正常工作時導通芯片內部供電電源與輸入控制開關之間的供電通路，并在芯片斷電時切斷IO引腳與芯片內部供電電源之間的供電通路；其中，所述第一上拉防倒灌電路包括第一PMOS晶體管、第二PMOS晶體管、第一控制開關，其中，所述第一PMOS晶體管的源極與IO引腳相連，所述第一PMOS晶體管的柵極連接第一控制電壓源，所述第一PMOS晶體管的襯底連接第二控制電壓源，所述第一PMOS晶體管的漏極與所述第二PMOS晶體管的柵極相連并同時與第一控制開關的輸出端相連，所述第一控制開關的輸入端連接上拉單元選擇控制信號，所述第二PMOS晶體管的源極與芯片內部供電電源相連，所述第二PMOS晶體管的襯底連接第二控制電壓源，所述第二PMOS晶體管的漏極與第一上拉電阻的一端相連；

所述下拉單元與芯片內部接地端以及IO引腳相連，包括第一下拉電阻。

2.根據權利要求1所述的輸入驅動電路，其特征在于，所述第一控制開關為傳輸門，且左端為輸入端或輸出端、右端為輸出端或輸入端、上端為PMOS柵極、下端為NMOS柵極，其中，該傳輸門的上端連接第三控制電壓源、下端連接芯片內部供電電源。

3.根據權利要求1所述的輸入驅動電路，其特征在于，所述第一上拉電阻阻抗為30kΩ或4.7kΩ。

4.根據權利要求1所述的輸入驅動電路，其特征在于，所述下拉單元還包括第一NMOS晶體管，其連接在第一下拉電阻與芯片內部接地端之間，所述第一NMOS晶體管的柵極連接下拉單元控制信號，所述第一NMOS晶體管的源極和襯底連接芯片內部接地端，所述第一NMOS晶體管的漏極連接第一下拉電阻的一端。

5.根據權利要求4所述的輸入驅動電路，其特征在于，所述第一下拉電阻阻抗為30kΩ或4.7kΩ。

6.根據權利要求2所述的輸入驅動電路，其特征在于，

所述第一控制電壓源在輸入驅動電路正常工作時輸出與芯片內部供電電源的輸出電壓相等的控制電壓，在芯片斷電時輸出小于或等于總線上其他芯片電壓20％的控制電壓；

所述第二控制電壓源在輸入驅動電路正常工作時輸出與芯片內部供電電源的輸出電壓相等的控制電壓，在芯片斷電時輸出與總線上其他芯片電壓相等的控制電壓；

所述第三控制電壓源在輸入驅動電路正常工作時輸出零電壓，在芯片斷電時輸出與總線上其他芯片電壓相等的控制電壓。

7.根據權利要求1-6任一所述的輸入驅動電路，其特征在于，所述輸入控制開關為TTL肖特基觸發器。

8.根據權利要求2-6任一所述的輸入驅動電路，其特征在于，所述輸入控制開關包括并聯的施密特觸發器和三態門反相器、反相器，并通過第一控制信號或第二控制信號選擇通過施密特觸發器或三態門反相器進行輸入通路的應用傳輸，其中，所述施密特觸發器的柵極和三態門反相器的柵極均與IO引腳相連，所述施密特觸發器的柵極和三態門反相器的柵極均與反相器的輸入端相連，所述反相器的輸出端與芯片邏輯單元相連。

9.根據權利要求8所述的輸入驅動電路，其特征在于，所述第一控制信號為CS控制信號，所述第一控制信號輸入所述施密特出發器的柵極且用于控制選擇所述施密特觸發器進行輸入通路的應用傳輸，所述第二控制信號為CSB信號，所述第二控制信號輸入所述三態門反相器的柵極且用于控制選擇所述三態門反相器進行輸入通路的應用傳輸。