[發明專利]一種集成電路結構及其形成方法

有效

• 申請號: 202210566009.3
• 申請日: 2022-05-24
• 公開（公告）號: CN114664790B
• 公開（公告）日: 2022-08-09
• 發明（設計）人: 呂正良;黃震麟;鄭志成
• 申請（專利權）人: 合肥晶合集成電路股份有限公司
• 主分類號: H01L23/528
• 分類號: H01L23/528;H01L21/321;H01L21/768
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

本發明提供了一種集成電路結構及其形成方法，集成電路結構包括襯底；層間介質層，形成于所述襯底上，所述層間介質層中形成有開口；擴散阻擋層，所述擴散阻擋層覆蓋所述開口的側壁和底壁；導電結構，填充于所述開口中，且所述導電結構的頂面高度低于所述擴散阻擋層的側壁的頂面高度；刻蝕停止層，覆蓋所述層間介質層的頂面、所述導電結構的頂面、所述擴散阻擋層的頂面和所述擴散阻擋層的部分側壁。通過利用化學機械研磨的工藝在研磨到擴散阻擋層時，增加過研磨工藝中研磨導電材料層的時間，去除所述開口內預定高度的導電材料層，增加后續的蝕刻停止層與所述擴散阻擋層側壁附著的表面積，使蝕刻停止層更牢靠，降低測試中刻蝕停止層剝離的風險。

技術領域

本發明涉及半導體技術領域，特別涉及一種集成電路結構及其形成方法。

背景技術

隨著集成電路制造技術的飛速發展，傳統集成電路的工藝節點逐漸減小，集成電路器件的尺寸不斷縮小，集成在同一晶圓上的元器件數量不斷增加，為此集成電路制備工藝不斷革新以提高集成電路器件的性能。為了滿足半導體元件數量增多或更高的產品性能的要求，集成電路制作工藝利用批量處理技術在襯底上形成各種類型的器件，并通過集成電路結構將其互相連接以具有完整的電子功能。金屬銅憑借其優異的導電性以及良好的抗電遷移能力，可以提高半導體器件之間信號的傳輸速度；同時，低k(介電常數)材料被作為金屬層間的介質層，也減少了金屬層之間的寄生電容，由此銅互連工藝成為超大規模集成電路(ULSI)領域中互連集成技術的解決方案之一。

銅互連工藝通常包括如下步驟：首先，在層間介質層中形成開口，然后形成擴散阻擋層，接著電鍍金屬銅，在銅的電鍍沉積完成后會以化學機械研磨(CMP)工藝將多余的銅研磨移除到擴散阻擋層(diffusion barrier)的高度，接下來形成刻蝕阻擋層(ESL)。然而，此蝕刻停止層(ESL)在跌落測試(drop test)或者剝離測試(peeling test)的質量機械測試過程中有剝離(peeling)的風險。

發明內容

本發明的目的在于提供一種集成電路結構及其形成方法，以解決在跌落測試或者剝離測試的質量機械測試中刻蝕停止層有剝離風險的問題。

為解決上述技術問題，本發明提供一種集成電路結構，包括：

襯底；

層間介質層，形成于所述襯底上，所述層間介質層中形成有開口；

擴散阻擋層，所述擴散阻擋層覆蓋所述開口的側壁和底壁；

導電結構，填充于所述開口中，且所述導電結構的頂面高度低于所述擴散阻擋層的側壁的頂面高度；以及，

刻蝕停止層，覆蓋所述層間介質層的頂面、所述導電結構的頂面、所述擴散阻擋層的頂面和所述擴散阻擋層的部分側壁。

可選的，所述擴散阻擋層的側壁與所述導電結構的高度差大于30埃。

可選的，所述刻蝕停止層為氧化鋁、氮化鋁、氧化硅、氮化硅、碳化硅、氮氧化硅、碳氮化硅、碳氮氧化硅、或其組合的一種或多種材料。

可選的，所述導電結構的材質為銅，所述擴散阻擋層的材質為氮化鉭或鉭。

基于同一發明構思，本發明還提供一種集成電路結構的形成方法，包括：

提供一襯底，所述襯底上形成有層間介質層，所述層間介質層中形成有開口；

形成有擴散阻擋層，所述擴散阻擋層覆蓋所述開口的側壁和底壁；

形成導電材料層，所述導電材料層填滿所述開口并覆蓋所述擴散阻擋層的側壁和底壁，還覆蓋所述層間介質層上的頂面；

采用化學機械研磨工藝去除所述層間介質層上的導電材料層以形成導電結構，其中，所述化學機械研磨工藝進行過研磨去除所述開口內預定高度的導電材料層，以暴露出所述擴散阻擋層的部分側壁；