[發明專利]絕緣元件

在審

• 申請號: 202210522361.7
• 申請日: 2022-05-13
• 公開（公告）號: CN115346956A
• 公開（公告）日: 2022-11-15
• 發明（設計）人: 阿久津敏;伊藤和幸;菊地拓雄;牧野伸顯;大黑達也;藤慶彥
• 申請（專利權）人: 株式會社東芝;東芝電子元件及存儲裝置株式會社
• 主分類號: H01L23/532
• 分類號: H01L23/532;H01L23/522
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 房永峰

本發明提供能夠抑制第一線圈和第二線圈之間的層間絕緣膜中的雪崩擊穿的絕緣元件。絕緣元件具備：第一線圈；第二線圈；以及設于所述第一線圈與所述第二線圈之間的層間絕緣膜。所述層間絕緣膜具有第一層、第二層、以及設于所述第一層與所述第二層之間的第三層。所述第一層設于所述第一線圈與所述第三層之間，所述第二層設于所述第二線圈與所述第三層之間，所述第三層的帶隙比所述第一層的帶隙以及所述第二層的帶隙窄。

技術領域

本發明的實施方式，涉及絕緣元件。

背景技術

已知有具備一對線圈和設于一對線圈之間的層間絕緣膜，并利用電磁感應在一對線圈之間傳送信號的絕緣元件。存在向一對線圈之間的層間絕緣膜施加高電場的情況，要求層間絕緣膜具有高可靠性。

現有技術文獻

專利文獻

專利文獻1：日本特開2020－150241號公報

專利文獻2：日本特開2015－138874號公報

發明內容

發明將要解決的課題

本發明的實施方式提供能夠抑制第一線圈與第二線圈之間的層間絕緣膜中的雪崩擊穿(日文：アバランシェ降伏)的絕緣元件。

用于解決課題的手段

根據本發明的實施方式，絕緣元件具備：第一線圈；第二線圈；以及設于所述第一線圈與所述第二線圈之間的層間絕緣膜。所述層間絕緣膜具有第一層、第二層、以及設于所述第一層與所述第二層之間的第三層。所述第一層設于所述第一線圈與所述第三層之間，所述第二層設于所述第二線圈與所述第三層之間，所述第三層的帶隙比所述第一層的帶隙以及所述第二層的帶隙窄。

附圖說明

圖1是實施方式的絕緣元件的示意剖面圖。

圖2(a)是在第一線圈與第二線圈之間施加電壓時的實施方式的層間絕緣膜的能帶(energy band)圖，(b)是在第一線圈與第二線圈之間施加電壓時的比較例的層間絕緣膜的能帶圖。

具體實施方式

以下，參照附圖，對本發明的實施方式進行說明。各圖中，對于相同的構成標注相同的附圖標記。

圖1是實施方式的絕緣元件1的示意剖面圖。

絕緣元件1具備：第一線圈31、第二線圈32、以及層間絕緣膜20。層間絕緣膜20設于第一線圈31與第二線圈32之間。

層間絕緣膜20具有：第一層21、第二層22、以及第三層23。第一層21設于第一線圈31與第三層23之間。第二層22設于第二線圈32與第三層23之間。第三層23設于第一層21與第二層22之間。

第三層23的帶隙(band gap)比第一層21的帶隙以及第二層22的帶隙窄。例如，第一層21以及第二層22是氧化硅層。氧化硅層，例如為SiO₂層。第三層23是氧氮化硅(日文：酸窒化シリコン)層?；蛘?，第三層23是氮化硅層。

第一層21的厚度以及第二層22的厚度比第三層23的厚度薄。層間絕緣膜20的整體的厚度例如為約10μm。第一層21的厚度以及第二層22的厚度例如為約2μm。

絕緣元件1還具備：基板10、第一絕緣層41、第二絕緣層42、第三絕緣層43、第四絕緣層44、第一導電層61、第二導電層62、第三導電層63、以及保護膜45。

基板10，例如為硅基板?；?0具有第一區域11和第二區域12?；?0的第一區域11具有電路15。電路15包含半導體集成電路。電路15例如包含CMOS(Complementary Metal-Oxide-Semiconductor)電路。