[發明專利]一種氧化鉿基鐵電薄膜的制備工藝

在審

• 申請號: 202210486187.5
• 申請日: 2022-05-06
• 公開（公告）號: CN114864558A
• 公開（公告）日: 2022-08-05
• 發明（設計）人: 廖佳佳;周益春;郝璞琪;廖敏
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H01L23/64
• 分類號: H01L23/64;C23C14/08;C23C14/35;C23C14/58;H01L27/11502;H01L49/02
• 代理公司: 北京盛詢知識產權代理有限公司 11901
• 代理人: 李艷芬

本發明公開了一種氧化鉿基鐵電薄膜的制備工藝，涉及薄膜制備和設計領域。本發明制備工藝包括以下步驟：沉積氧化鉿基薄膜；對所述氧化鉿基薄膜進行快速退火處理；所述快速退火處理具體為：以15?3000℃/s的速率升溫至300?1100℃，保溫1?300s后于室溫去離子水、0度去離子水、液氮或液氦中降溫。本發明提出一種通過快速退火處理來改善氧化鉿基薄膜晶粒尺寸及其分布均一性、鐵電性能的氧化鉿基鐵電薄膜制備方法，具有工藝簡單，可控性強的特點；本發明方法對于各種厚度(超薄以及較厚尺寸)、各種摻雜體系、各種器件結構用的氧化鉿基薄膜具有普遍適用性。

技術領域

本發明涉及薄膜制備和設計領域，特別是涉及一種氧化鉿基鐵電薄膜的制備工藝。

背景技術

氧化鉿基鐵電薄膜具有與互補型金屬-氧化物-半導體(CMOS)工藝兼容、尺寸可微縮性強(薄膜厚度可降低至1納米)、可實現三維集成等優點，可廣泛應用于鐵電存儲器和低功耗負電容晶體管中。然而，隨著硅基集成電路的納米制程逐漸微縮，晶體管的溝道面積不斷縮小，目前已有工藝中氧化鉿基鐵電薄膜通常是由原子層沉積、磁控濺射、化學氣相沉積、化學溶液沉積等方式，制備出來的薄膜均具有多晶、多相共存的特性，其平均晶粒尺寸為10-30納米之間，這將直接導致小尺寸器件之間存在性能差異，體現為晶體管的亞閾值擺幅、閾值電壓、存儲窗口、開態電流、關態電流等參數存在漲落，進一步導致存儲器的信息讀取出錯，電路的邏輯功能失效等。提高氧化鉿基鐵電薄膜晶粒尺寸的分布均一性可以有效改善器件性能的均一性。此外，晶粒尺寸還影響氧化鉿基薄膜的鐵電性能，晶粒尺寸越小，由于表面能的影響，薄膜的正交相/四方相的含量更好，其中正交相被認為是氧化鉿基薄膜具有鐵電性的根源。因此，細化薄膜晶粒尺寸還可以一定程度上提高薄膜的鐵電性能。

目前現有技術有關降低氧化鉿基薄膜晶粒尺寸的方法主要有，(1)通過降低薄膜的退火溫度可一定程度降低晶粒尺寸，但該方法會降低薄膜的結晶性，導致其鐵電性能衰退；(2)通過制備疊層結構來打破晶粒的連貫性生長，但該方法對薄膜厚度降低至亞10納米也將不再適用；(3)通過降低薄膜厚度來細化晶粒尺寸(同一制備方法，薄膜越厚，晶粒尺寸越大)，但是根據鐵電器件的性能設計，對薄膜的厚度提出不一樣的要求。比如：鐵電場效應晶體管中的存儲窗口要求越大越好，而存儲窗口定義為鐵電薄膜的矯頑電壓乘以薄膜厚度，因此薄膜太薄可能導致器件的存儲窗口太小。此外，薄膜厚度越小，則漏電越明顯，也對器件性能不利。

因此，有必要開發一種既可以提高晶粒尺寸分布均一性、細化晶粒又可以提高薄膜鐵電性能的氧化鉿基鐵電薄膜制備方法。

發明內容

本發明的目的是提供一種氧化鉿基鐵電薄膜的制備工藝，以解決上述現有技術中存在的問題，在提高氧化鉿基鐵電薄膜晶粒尺寸分布均一性、細化晶粒尺寸的同時，提高其鐵電性能。

為實現上述目的，本發明提供了如下方案：

本發明技術方案之一，一種氧化鉿基鐵電薄膜的制備工藝，包括以下步驟：

沉積氧化鉿基薄膜；

對所述氧化鉿基薄膜進行快速退火處理；

所述快速退火處理具體為：以15-3000℃/s的速率升溫至300-1100℃，保溫1-300s后于室溫去離子水、0度去離子水、液氮或液氦中降溫。

進一步地，所述降溫具體為降溫至室溫、0度、液氮或液氦溫度，降溫所用的時間為1-2s。

快速退火處理的加熱方式可以采用鎢絲加熱，脈沖激光加熱，輻照加熱，直接電阻加熱技術，薄板感應加熱技術，微波加熱技術，高紅外快速加熱技術，高頻感應石墨加熱技術，瞬馳加熱技術(電加熱技術升華版)，高頻電磁加熱技術，電弧加熱，介質加熱等。

保溫后于室溫去離子水、0度去離子水、液氮或液氦中降溫能夠使氧化鉿基薄膜從結晶溫度迅速降溫至室溫、0度、液氮或者液氦溫度。

進一步地，氧化鉿基薄膜的沉積溫度不高于300℃。