[發明專利]基于FPGA的艦載多路信號采集同步控制系統

有效

• 申請號: 202210483163.4
• 申請日: 2022-05-06
• 公開（公告）號: CN114578743B
• 公開（公告）日: 2022-07-08
• 發明（設計）人: 莊游彬;鄭勇;李揚;張聲洪;王尋宇;張柯茂;周祿清;晉中明;張知途
• 申請（專利權）人: 四川賽狄信息技術股份公司
• 主分類號: G05B19/042
• 分類號: G05B19/042;H03M1/12
• 代理公司: 成都行之專利代理事務所(普通合伙) 51220
• 代理人: 林菲菲

本發明公開了本發明的技術方案為基于FPGA的艦載多路信號采集同步控制系統，M個ADC芯片，用于進行模數轉換處理；FPGA，用于將多個模數轉換處理后的數字中頻回波信號組織為光模塊所需格式數據，并同步向光模塊發送；M個ADC芯片，用于依據“同步用秒脈沖信號”對模數轉換處理后的數字中頻回波信號進行同步輸出，完成第一次同步；FPGA，用于觀測ADC芯片的快速檢測輸出引腳的狀態波形中的多幀時鐘信號波形、若多幀時鐘信號波形存在延時，則等待該ADC芯片輸出周期完成后，再一起發送處理后的光模塊所需格式數據至光模塊，完成第二次同步。ADC作為第一級硬件進行輸出同步，FPGA作為第二級硬件進行輸出同步。

技術領域

本發明涉及模擬信號的變換傳輸領域，具體涉及基于FPGA的艦載多路信號采集同步控制系統。

背景技術

多路信號采集系統一般由輸入的模擬量、調理電路、ADC芯片、FPGA、光模塊組成；其中，調理電路對模擬量進行預處理、ADC芯片進行模數轉換、FPGA進行數據組裝。

在不同的場合，一般對多路信號采集系統的性能存在更高的要求，比如：將多路信號采集系統應用于艦船平臺時，多路信號采集系統在作戰和航行時，應能耐受艦船自身武器發射、非接觸性爆炸或高強度碰撞等非重復性的強烈沖擊，并連續有效地工作。也需要耐受艦船環境的高溫等環境。

現有技術中，其多路信號采集系統，是由多個ADC芯片+1個FPGA組成，其輸出信號的同步性受到、環境溫度、電路本身板材、以及作戰沖擊的影響。并且在艦載應用場景中，至少要去掛載17路的模擬量的輸入，對FPGA的同步控制負擔要求高。

常規的同步技術一般的思路是：例如專利：201821547450 .2，其由于應用的是邊防監控，其沒有過高輸入路數的限定、也沒有作戰沖擊的影響，因此其同步控制方式采用的是由FPGA自檢數字信號的同步狀態，然后輸出，具體為：

1）先通過外部采樣時鐘控制3個AD9695芯片，同步對3個TR通道的信號采樣；采樣率為1280MHz。

2）FPGA芯片針對3個TR通道，每個通道的目標頻點采用數字下變頻技術，生成24路基帶信號，FPGA芯片接收到“外部秒脈沖信號”后，通過GTX接口與MT光模塊，將生成的基帶信號通過光纖傳輸到后端。

其中，可以看出，FPGA芯片獲得“外部秒脈沖信號”的作用是組織數字信號進行同步。

上述技術若應用于更多路數的輸入、以及高溫環境、沖擊環境時，其僅依賴FPGA芯片根據“外部秒脈沖信號”保證輸出信號同步，是無法完成的。

發明內容

本發明提供基于FPGA的艦載多路信號采集同步控制系統，該系統可以支持數量達到17路輸入、高溫、沖擊環境的穩定同步輸出。

本發明的技術方案為：

基于FPGA的艦載多路信號采集同步控制系統，包括：

1個時鐘電路，N個模擬中頻回波信號，M個調理電路、M個ADC芯片、1個FPGA、1個光模塊；

時鐘電路，用于為ADC芯片“采樣時鐘信號”；

M個調理電路，用于對引入的N個模擬中頻回波信號進行預處理；

M個ADC芯片，用于在“采樣時鐘信號”下對多個預處理后的模擬中頻回波信號進行模數轉換處理；

FPGA，用于將多個模數轉換處理后的數字中頻回波信號組織為光模塊所需格式數據，并同步向光模塊發送；

時鐘電路，用于為雙通道ADC芯片提供“同步用秒脈沖信號”；

M個ADC芯片，用于依據“同步用秒脈沖信號”對模數轉換處理后的數字中頻回波信號進行同步輸出，完成第一次同步；