[發(fā)明專利]集成電路的邏輯綜合方法、裝置、電子設(shè)備、介質(zhì)及芯片

在審

• 申請?zhí)枺?/td>: 202210474209.6
• 申請日: 2022-04-29
• 公開（公告）號(hào): CN114912387A
• 公開（公告）日: 2022-08-16
• 發(fā)明（設(shè)計(jì)）人: 朱鳴
• 申請（專利權(quán)）人: 上海陣量智能科技有限公司
• 主分類號(hào): G06F30/327
• 分類號(hào): G06F30/327
• 代理公司: 北京中知恒瑞知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11889
• 代理人: 袁忠林

本公開提供了一種集成電路的邏輯綜合方法、裝置、電子設(shè)備、介質(zhì)及芯片，其中，該方法包括：確定集成電路的待綜合模塊中的至少一個(gè)關(guān)鍵子模塊；其中，所述至少一個(gè)關(guān)鍵子模塊為所述待綜合模塊的多個(gè)子模塊中不滿足預(yù)設(shè)物理綜合要求的子模塊；對(duì)每個(gè)所述關(guān)鍵子模塊進(jìn)行第一邏輯綜合處理，得到每個(gè)所述關(guān)鍵子模塊的綜合子網(wǎng)表；基于所述綜合子網(wǎng)表和第一子模塊的代碼文件，對(duì)所述待綜合模塊進(jìn)行第二邏輯綜合處理，并基于所述第二邏輯綜合處理的邏輯綜合結(jié)果確定所述待綜合模塊的目標(biāo)綜合網(wǎng)表；其中，所述第一子模塊為所述多個(gè)子模塊中除所述關(guān)鍵子模塊之外的其他模塊。

技術(shù)領(lǐng)域

本公開涉及芯片設(shè)計(jì)的技術(shù)領(lǐng)域，具體而言，涉及一種集成電路的邏輯綜合方法、裝置、電子設(shè)備、介質(zhì)及芯片。

背景技術(shù)

隨著集成電路技術(shù)和工藝的發(fā)展，在目前主流先進(jìn)工藝下，單個(gè)芯片的晶體管數(shù)量可以達(dá)到百億量級(jí)。隨著芯片規(guī)模的上升，電路規(guī)模和復(fù)雜度也相應(yīng)地大幅度增加，同時(shí)為芯片的PPA(Power/Performance/Area)指標(biāo)的優(yōu)化過程帶來了巨大的挑戰(zhàn)。隨著7nm、5nm甚至3nm芯片的應(yīng)用和普及，芯片的制作工藝越來越接近物理極限，電路的規(guī)模和復(fù)雜度增長到前所未有的水平。傳統(tǒng)的綜合實(shí)現(xiàn)方法在進(jìn)行PPA優(yōu)化顯得越來越吃力，經(jīng)常會(huì)出現(xiàn)無法對(duì)模塊的全局時(shí)序進(jìn)行很好的收斂，從而導(dǎo)致運(yùn)行時(shí)間也大幅度增加。

發(fā)明內(nèi)容

本公開實(shí)施例至少提供一種集成電路的邏輯綜合方法、裝置、電子設(shè)備、介質(zhì)及芯片。

第一方面，本公開實(shí)施例提供了一種集成電路的邏輯綜合方法、裝置、電子設(shè)備、介質(zhì)及芯片，包括：確定集成電路的待綜合模塊中的至少一個(gè)關(guān)鍵子模塊；其中，所述至少一個(gè)關(guān)鍵子模塊為所述待綜合模塊的多個(gè)子模塊中不滿足預(yù)設(shè)物理綜合要求的子模塊；對(duì)每個(gè)所述關(guān)鍵子模塊進(jìn)行第一邏輯綜合處理，得到每個(gè)所述關(guān)鍵子模塊的綜合子網(wǎng)表；基于所述綜合子網(wǎng)表和第一子模塊的代碼文件，對(duì)所述待綜合模塊進(jìn)行第二邏輯綜合處理，并基于所述第二邏輯綜合處理的邏輯綜合結(jié)果確定所述待綜合模塊的目標(biāo)綜合網(wǎng)表；其中，所述第一子模塊為所述多個(gè)子模塊中除所述關(guān)鍵子模塊之外的其他模塊。

一種可選的實(shí)施方式中，所述確定所述待綜合模塊中的至少一個(gè)關(guān)鍵子模塊，包括：確定所述待綜合模塊的模塊篩選參數(shù)；其中，所述模塊篩選參數(shù)為用于指示子模塊的模塊面積和/或子模塊的實(shí)時(shí)時(shí)序的參數(shù)；在所述待綜合模塊中確定與所述模塊篩選參數(shù)相匹配的子模塊為所述至少一個(gè)關(guān)鍵子模塊。

一種可選的實(shí)施方式中，所述待綜合模塊的數(shù)量為多個(gè)；所述確定所述待綜合模塊的模塊篩選參數(shù)，包括：確定每個(gè)所述待綜合模塊的模塊屬性信息；其中，所述模塊屬性信息包括以下至少之一：模塊功能、模塊面積、在所述集成電路中的模塊位置；在多個(gè)預(yù)設(shè)篩選參數(shù)中，確定與所述模塊屬性信息相匹配的預(yù)設(shè)篩選參數(shù)為該待綜合模塊的模塊篩選參數(shù)。

一種可選的實(shí)施方式中，所述對(duì)每個(gè)所述關(guān)鍵子模塊進(jìn)行第一邏輯綜合處理，得到每個(gè)所述關(guān)鍵子模塊的綜合子網(wǎng)表，包括：獲取物理約束參數(shù)；其中，所述物理約束參數(shù)包括以下至少之一：時(shí)鐘不確定性參數(shù)、輸入輸出端口約束參數(shù)；基于所述物理約束參數(shù)對(duì)每個(gè)所述關(guān)鍵子模塊進(jìn)行所述第一邏輯綜合處理，得到每個(gè)所述關(guān)鍵子模塊的綜合子網(wǎng)表。

一種可選的實(shí)施方式中，所述基于所述第二邏輯綜合處理的邏輯綜合結(jié)果確定所述待綜合模塊的目標(biāo)綜合網(wǎng)表，包括：在基于所述邏輯綜合結(jié)果確定所述待綜合模塊不滿足預(yù)設(shè)時(shí)序要求的情況下，更新至少部分所述關(guān)鍵子模塊的所述物理約束參數(shù)，得到更新后物理約束參數(shù)，并返回執(zhí)行基于所述物理約束參數(shù)對(duì)每個(gè)所述關(guān)鍵子模塊進(jìn)行所述第一邏輯綜合處理的步驟。

一種可選的實(shí)施方式中，所述基于所述第二邏輯綜合處理的邏輯綜合結(jié)果確定所述待綜合模塊的目標(biāo)綜合網(wǎng)表，包括：在基于所述邏輯綜合結(jié)果確定所述待綜合模塊不滿足預(yù)設(shè)時(shí)序要求的情況下，在所述待綜合模塊中重新確定不滿足所述預(yù)設(shè)物理綜合要求的子模塊為所述至少一個(gè)關(guān)鍵子模塊，并返回執(zhí)行對(duì)每個(gè)所述關(guān)鍵子模塊進(jìn)行第一邏輯綜合處理，得到每個(gè)所述關(guān)鍵子模塊的綜合子網(wǎng)表的步驟，直至所述待綜合模塊滿足預(yù)設(shè)時(shí)序要求。