[發(fā)明專利]集成電路的邏輯綜合方法、裝置、電子設備、介質(zhì)及芯片

在審

• 申請?zhí)枺?/td>: 202210474209.6
• 申請日: 2022-04-29
• 公開（公告）號: CN114912387A
• 公開（公告）日: 2022-08-16
• 發(fā)明（設計）人: 朱鳴
• 申請（專利權(quán)）人: 上海陣量智能科技有限公司
• 主分類號: G06F30/327
• 分類號: G06F30/327
• 代理公司: 北京中知恒瑞知識產(chǎn)權(quán)代理事務所(普通合伙) 11889
• 代理人: 袁忠林

1.一種集成電路的邏輯綜合方法，其特征在于，包括：

確定集成電路的待綜合模塊中的至少一個關(guān)鍵子模塊；其中，所述至少一個關(guān)鍵子模塊為所述待綜合模塊的多個子模塊中不滿足預設物理綜合要求的子模塊；

對每個所述關(guān)鍵子模塊進行第一邏輯綜合處理，得到每個所述關(guān)鍵子模塊的綜合子網(wǎng)表；

基于所述綜合子網(wǎng)表和第一子模塊的代碼文件，對所述待綜合模塊進行第二邏輯綜合處理，并基于所述第二邏輯綜合處理的邏輯綜合結(jié)果確定所述待綜合模塊的目標綜合網(wǎng)表；其中，所述第一子模塊為所述多個子模塊中除所述關(guān)鍵子模塊之外的其他模塊。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述確定所述待綜合模塊中的至少一個關(guān)鍵子模塊，包括：

確定所述待綜合模塊的模塊篩選參數(shù)；其中，所述模塊篩選參數(shù)為用于指示子模塊的模塊面積和/或子模塊的實時時序的參數(shù)；

在所述待綜合模塊中確定與所述模塊篩選參數(shù)相匹配的子模塊為所述至少一個關(guān)鍵子模塊。

3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述待綜合模塊的數(shù)量為多個；所述確定所述待綜合模塊的模塊篩選參數(shù)，包括：

確定每個所述待綜合模塊的模塊屬性信息；其中，所述模塊屬性信息包括以下至少之一：模塊功能、模塊面積、在所述集成電路中的模塊位置；

在多個預設篩選參數(shù)中，確定與所述模塊屬性信息相匹配的預設篩選參數(shù)為該待綜合模塊的模塊篩選參數(shù)。

4.根據(jù)權(quán)利要求1至3中任一項所述的方法，其特征在于，所述對每個所述關(guān)鍵子模塊進行第一邏輯綜合處理，得到每個所述關(guān)鍵子模塊的綜合子網(wǎng)表，包括：

獲取物理約束參數(shù)；其中，所述物理約束參數(shù)包括以下至少之一：時鐘不確定性參數(shù)、輸入輸出端口約束參數(shù)；

基于所述物理約束參數(shù)對每個所述關(guān)鍵子模塊進行所述第一邏輯綜合處理，得到每個所述關(guān)鍵子模塊的綜合子網(wǎng)表。

5.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述基于所述第二邏輯綜合處理的邏輯綜合結(jié)果確定所述待綜合模塊的目標綜合網(wǎng)表，包括：

在基于所述邏輯綜合結(jié)果確定所述待綜合模塊不滿足預設時序要求的情況下，更新至少部分所述關(guān)鍵子模塊的所述物理約束參數(shù)，得到更新后物理約束參數(shù)，并返回執(zhí)行基于所述物理約束參數(shù)對每個所述關(guān)鍵子模塊進行所述第一邏輯綜合處理的步驟。

6.根據(jù)權(quán)利要求1至5中任一項所述的方法，其特征在于，所述基于所述第二邏輯綜合處理的邏輯綜合結(jié)果確定所述待綜合模塊的目標綜合網(wǎng)表，包括：

在基于所述邏輯綜合結(jié)果確定所述待綜合模塊不滿足預設時序要求的情況下，在所述待綜合模塊中重新確定不滿足所述預設物理綜合要求的子模塊為所述至少一個關(guān)鍵子模塊，并返回執(zhí)行對每個所述關(guān)鍵子模塊進行第一邏輯綜合處理，得到每個所述關(guān)鍵子模塊的綜合子網(wǎng)表的步驟，直至所述待綜合模塊滿足預設時序要求。

7.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述在所述待綜合模塊中重新確定不滿足所述預設物理綜合要求的子模塊為所述至少一個關(guān)鍵子模塊，包括：

更新所述待綜合模塊的模塊篩選參數(shù)，得到新模塊篩選參數(shù)；所述新模塊篩選參數(shù)為用于指示子模塊的模塊面積和/或子模塊的實時時序的參數(shù)；

基于所述新模塊篩選參數(shù)在所述待綜合模塊中重新確定不滿足所述預設物理綜合要求的子模塊為所述至少一個關(guān)鍵子模塊。

8.根據(jù)權(quán)利要求1至7中任一項所述的方法，其特征在于，所述基于所述第二邏輯綜合處理的邏輯綜合結(jié)果確定所述待綜合模塊的目標綜合網(wǎng)表，包括：

在基于所述邏輯綜合結(jié)果確定所述待綜合模塊不滿足預設時序要求的情況下，調(diào)整所述待綜合模塊中至少部分子模塊在所述集成電路中的位置信息，并返回執(zhí)行基于所述綜合子網(wǎng)表和所述多個子模塊中的第一子模塊的代碼文件，對所述待綜合模塊進行第二邏輯綜合處理的步驟，直至所述第二邏輯綜合處理的邏輯綜合結(jié)果滿足預設時序要求。