[發(fā)明專利]移位寄存器單元、柵極驅(qū)動電路及顯示裝置

在審

• 申請?zhí)枺?/td>: 202210458671.7
• 申請日: 2018-05-31
• 公開（公告）號: CN114677965A
• 公開（公告）日: 2022-06-28
• 發(fā)明（設計）人: 馮雪歡;李永謙
• 申請（專利權(quán)）人: 京東方科技集團股份有限公司;合肥鑫晟光電科技有限公司
• 主分類號: G09G3/3208
• 分類號: G09G3/3208;G09G3/3266;G11C19/28
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 彭久云;侯鑒玻

1.一種移位寄存器單元，包括消隱輸入電路、顯示輸入電路、輸出電路、下拉電路、第一下拉控制電路、第二下拉控制電路和預設防漏電電路；其中，

所述消隱輸入電路配置為根據(jù)消隱輸入信號在一幀的消隱時段將消隱上拉信號輸入到上拉節(jié)點；

所述顯示輸入電路配置為響應于顯示輸入信號在一幀的顯示時段將顯示上拉信號輸入到所述上拉節(jié)點；

所述輸出電路配置為在所述上拉節(jié)點的電平的控制下，將復合輸出信號輸出至輸出端；

所述下拉電路配置為在下拉節(jié)點的電平的控制下，對所述上拉節(jié)點和所述輸出端進行降噪；

所述第一下拉控制電路配置為在所述上拉節(jié)點的電平的控制下，對所述下拉節(jié)點的電平進行控制；

所述第二下拉控制電路配置為響應于消隱下拉控制信號對所述下拉節(jié)點的電平進行控制；

所述消隱輸入電路包括隔離子電路，所述隔離子電路配置為在上拉控制節(jié)點的電平和第一時鐘信號的控制下，將所述消隱上拉信號輸入到所述上拉節(jié)點；

所述隔離子電路包括第一隔離晶體管和第二隔離晶體管，所述第一隔離晶體管的柵極配置為和所述上拉控制節(jié)點連接，所述第一隔離晶體管的第二極配置為和所述第二隔離晶體管的第一極連接，所述第二隔離晶體管的柵極配置為和第一時鐘信號端連接以接收所述第一時鐘信號，所述第二隔離晶體管的第二極配置為和所述上拉節(jié)點連接；

所述預設防漏電電路包括第一預設防漏電晶體管。

2.根據(jù)權(quán)利要求1所述的移位寄存器單元，其中，所述第一預設防漏電晶體管的第一極連接所述第二隔離晶體管的第二極，所述第一預設防漏電晶體管的第二極連接所述上拉節(jié)點，所述第一預設防漏電晶體管的柵極連接所述第一時鐘信號端。

3.根據(jù)權(quán)利要求1所述的移位寄存器單元，其中，所述預設防漏電電路還包括第二預設防漏電晶體管，所述第二預設防漏電晶體管的柵極連接所述上拉節(jié)點，所述第二預設防漏電晶體管的第一極連接預設電壓端，所述第二預設防漏電晶體管的第二極連接所述第一預設防漏電晶體管的第一極。

4.根據(jù)權(quán)利要求1所述的移位寄存器單元，還包括：第一防漏電電路；

其中，所述第一防漏電電路包括第一防漏電晶體管和第二防漏電晶體管；所述第一防漏電電路被配置為在消隱上拉控制節(jié)點為有效電平時，防止所述消隱上拉控制節(jié)點處的電荷經(jīng)由所述消隱輸入電路包括的消隱晶體管漏電到消隱輸入信號端，所述消隱輸入信號端用于傳輸所述消隱輸入信號；

所述第一防漏電晶體管的柵極連接到所述消隱晶體管的柵極，所述第一防漏電晶體管的第一極連接到所述消隱晶體管的第二極，所述第一防漏電晶體管的第二極連接到所述消隱上拉控制節(jié)點；

所述第二防漏電晶體管的柵極連接到所述消隱上拉控制節(jié)點，所述第二防漏電晶體管的第一極連接到預設電壓端，所述第二防漏電晶體管的第二極連接到所述第一防漏電晶體管的第一極。

5.根據(jù)權(quán)利要求1所述的移位寄存器單元，還包括第三下拉控制電路，其中，所述第三下拉控制電路配置為響應于顯示下拉控制信號對所述下拉節(jié)點的電平進行控制。

6.根據(jù)權(quán)利要求1-5任一項所述的移位寄存器單元，其中，所述第二下拉控制電路包括第一晶體管，所述消隱下拉控制信號包括所述第一時鐘信號；

所述第一晶體管的柵極配置為和所述第一時鐘信號端連接以接收所述第一時鐘信號，所述第一晶體管的第一極配置為和所述下拉節(jié)點連接，所述第一晶體管的第二極配置為接收第一電壓端的第一電壓。

7.根據(jù)權(quán)利要求6所述的移位寄存器單元，其中，所述第二下拉控制電路還包括第二晶體管，所述消隱下拉控制信號還包括第一控制信號；

所述第二晶體管的柵極配置為和第一控制信號端連接以接收所述第一控制信號，所述第二晶體管的第一極配置為和所述第一晶體管的第二極連接，所述第二晶體管的第二極配置為和所述第一電壓端連接以接收所述第一電壓。