[發明專利]一種基于網絡編碼的RAM利用率提升方法

有效

• 申請號: 202210438122.3
• 申請日: 2022-04-25
• 公開（公告）號: CN114756403B
• 公開（公告）日: 2023-03-14
• 發明（設計）人: 李磊;周婉婷;胡劍浩
• 申請（專利權）人: 電子科技大學
• 主分類號: G06F11/10
• 分類號: G06F11/10;H03M13/27
• 代理公司: 成都虹盛匯泉專利代理有限公司 51268
• 代理人: 王偉

1.一種基于網絡編碼的RAM利用率提升方法，其特征在于，包括以下步驟：

S1、交織寫操作：利用交織控制位對原始數據序列進行重組，生成重組數據序列；具體實現方法為：具體實現方法為：假設原始數據序列共有n*m位，編號為0～n*m-1，原始數據序列表示為x[n*m-1：0]，重組后分為m個小的數據序列xi，i∈[0，m-1]，重組方法為：

xi[n-1：0]＝{xi[j]＝x[i+j*m] j∈[0，n-1]

或：xi[n-1：0]＝{xi[j]＝x[j+i*m] j∈[0，n-1]；

S2、編碼操作：對重組后的數據序列xi進行異或操作，得到重組數據序列的網絡編碼位Ei：

Ei＝^xi[n-1：0]

其中^為異或運算；

S3、RAM寫入：將編碼后的重組數據序列xi及對應的網絡編碼位Ei寫入RAM中；

S4、RAM讀出：把RAM寫入邏輯中寫入的數據讀出，產生m個小序列x′i和產生m個對應的網絡編碼位E′i；

S5、基于網絡編碼的糾錯；具體實現方法為：假設錯誤位置位為k，含錯誤的數據位為x′i[n-1：0]，i∈[0，m-1]，則糾錯過程為：

其中E′i為網絡編碼位，xi[n-1：0]為正確的數據位，得到m個小序列xi；

S6、交織讀操作：在交織控制位的控制下，對m個小序列xi進行重組生成原始數據序列x[n*m-1：0]。

2.根據權利要求1所述的基于網絡編碼的RAM利用率提升方法，其特征在于，所述數據的格式為：包含數據位、禁止位、錯誤位置位、網絡編碼位和交織控制位，其中禁止位標識前面的數據位可用與否；錯誤位置位用來指定前面的數據位中錯誤數據的位置，錯誤數據的位置位通過數據位測量獲得；網絡編碼位為基于網絡編碼所產生的冗余位；交織控制位用來實現數據序列重組。