[發(fā)明專利]一種存儲器及其編程方法、存儲器系統(tǒng)

在審

• 申請?zhí)枺?/td>: 202210426359.X
• 申請日: 2022-04-21
• 公開（公告）號: CN114822645A
• 公開（公告）日: 2022-07-29
• 發(fā)明（設計）人: 董志鵬
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: G11C16/04
• 分類號: G11C16/04;G11C16/06;G11C16/08;G11C16/34
• 代理公司: 北京派特恩知識產(chǎn)權代理有限公司 11270
• 代理人: 高潔;張穎玲

本發(fā)明公開一種存儲器及其編程方法、存儲器系統(tǒng)。其中，所述編程方法包括：根據(jù)編程順序對選定存儲單元串進行編程；在對所述選定存儲單元串中與所述多個字線中選定的非邊緣字線耦接的存儲單元進行編程時，對所述多個字線中的邊緣字線施加第一通過電壓；對與所述邊緣字線相鄰的非邊緣字線施加第二通過電壓；其中，所述邊緣字線為所述多個字線中與所述源極線相鄰的至少一個字線，或者所述多個字線中與所述位線相鄰的至少一個字線；所述非邊緣字線為所述多個字線中除所述邊緣字線之外的字線；所述選定的非邊緣字線與所述邊緣字線不相鄰；所述第一通過電壓小于所述第二通過電壓。

技術領域

本發(fā)明涉及存儲器技術領域，尤其涉及一種存儲器及其編程方法、存儲器系統(tǒng)。

背景技術

非易失性存儲器已經(jīng)廣泛應用于各個領域的電子器件中。閃存是可以被電擦除并重新編程的使用最為廣泛的非易失性存儲器之一，閃存可以包括NOR和NAND兩種架構的存儲器，其中，對閃存中的每一個存儲單元的閾值電壓改變?yōu)樾枰碾娖揭詫崿F(xiàn)各種操作，如讀取、編程和擦除。在對閃存操作時，可以按照塊級別執(zhí)行擦除操作，可以按照頁級別執(zhí)行編程操作，可以按照存儲單元級別執(zhí)行讀取操作。目前，平面結構的NAND閃存已經(jīng)應用廣泛，為了進一步的提高閃存的存儲容量，降低每比特的存儲成本，提出了三維(3D)NAND存儲器，其結構包括襯底；位于襯底上設置堆疊結構；貫穿堆疊結構的若干通道孔；位于通道孔中的存儲結構，所述存儲結構包括位于所述通道孔側壁表面上的電荷存儲層和位于電荷存儲層側壁表面上的溝道層，每一個溝道孔中的存儲結構與每一個控制柵相交的位置對應一個存儲單元。在該種結構下的3D NAND，對某一通道孔的某一層存儲單元執(zhí)行編程時，存在對其他通道孔的其他層的存儲單元帶來熱載流子注入(HCI，Hot Carrier Injection)類型的編程干擾。

發(fā)明內容

有鑒于此，本發(fā)明的主要目的在于提供一種存儲器及其編程方法、存儲器系統(tǒng)，通過對受編程干擾影響嚴重的未選中字線上施加一個小于其相鄰字線上的通過電壓，以降低二者之間的電壓差，進而減小三維非易失性存儲器執(zhí)行編程時耦接到未選定的字線的存儲單元的HCI類型干擾。

為達到上述目的，本發(fā)明的技術方案是這樣實現(xiàn)的：

第一方面，本發(fā)明實施例提供一種存儲器的編程方法，所述存儲器包括：多個存儲單元串；每一個存儲單元串一端與位線連接，另一端與源極線連接；每一個存儲單元串包含串聯(lián)的多個存儲單元；其中，所述多個存儲單元分別與多個字線耦接；所述編程方法包括：

根據(jù)編程順序對選定存儲單元串進行編程；

在對所述選定存儲單元串中與所述多個字線中選定的非邊緣字線耦接的存儲單元進行編程時，對所述多個字線中的邊緣字線施加第一通過電壓；對與所述邊緣字線相鄰的非邊緣字線施加第二通過電壓；其中，所述邊緣字線為所述多個字線中與所述源極線相鄰的至少一個字線，或者所述多個字線中與所述位線相鄰的至少一個字線；所述非邊緣字線為所述多個字線中除所述邊緣字線之外的字線；所述選定的非邊緣字線與所述邊緣字線不相鄰；所述第一通過電壓小于所述第二通過電壓。

第二方面，本發(fā)明實施例還提供一種存儲器，包括存儲器陣列，所述存儲器陣列包括多個存儲單元串；每一個存儲單元串一端與位線連接，另一端與源極線連接；每一個存儲單元串包含串聯(lián)的多個存儲單元；其中，所述多個存儲單元分別與多個字線耦接；

以及耦接在所述存儲器陣列且用于控制所述存儲器陣列的控制電路；

其中，所述控制電路被配置為：

根據(jù)編程順序對選定存儲單元串進行編程；