[發明專利]一種預穩壓的零電流損耗單管柵控電路

有效

• 申請號: 202210417802.7
• 申請日: 2022-04-20
• 公開（公告）號: CN114815954B
• 公開（公告）日: 2023-02-24
• 發明（設計）人: 柴常春;陳柯旭;宋博奇;李福星;秦英朔;孟祥瑞
• 申請（專利權）人: 西安電子科技大學
• 主分類號: G05F3/26
• 分類號: G05F3/26
• 代理公司: 西安嘉思特知識產權代理事務所(普通合伙) 61230
• 代理人: 辛菲

本發明公開了一種預穩壓的零電流損耗單管柵控電路，包括：后端電路和與所述后端電路電連接的一個MOSFET器件；所述MOSFET器件的閾值電壓為零限值；采用所述MOSFET器件的柵電壓控制進行預穩壓為所述后端電路提供預穩壓電位。本發明僅僅使用一個閾值電壓為零限值的MOSFET器件或者耗盡型的MOSFET器件就可以實現預穩壓，分別使用正柵電壓控制與背柵電壓控制實現預穩壓，預穩壓部分不引入額外的電流支路，其上所消耗電流為系統本身固有電流損耗，沒有額外的電流損耗，且大幅度提升基準電壓的PSRR特性，實現良好的預穩壓效果；單個器件實現電路最小化，最小化芯片面積；不涉及穩定性問題，設計更加簡單，應用范圍較廣，可以應用在高壓預穩壓集成電路設計等領域。

技術領域

本發明屬于模擬集成電路技術領域，具體涉及一種預穩壓的零電流損耗單管柵控電路。

背景技術

隨著目前集成電路的發展，對于產品各方面的性能提出了更高的要求，尤其在對電源電壓進行預穩壓的基準電壓、基準電流、高壓預穩壓等集成電路領域。其中基準電壓與基準電流領域的芯片需要預穩壓提高輸出基準的PSRR特性與線性調整率特性，高壓應用芯片需要預穩壓來保護內部電路不被高壓擊穿。目前預穩壓技術整體的發展方向是低壓、低功耗、高效率、高精度等，不過目前已有的預穩壓技術在功耗、面積與穩定性等方面存在嚴重的缺陷。

目前已有的預穩壓技術整體分為懸浮地技術和負反饋技術以及LDO(低壓差線性穩壓器)技術等。懸浮地技術主要應用于高壓預穩壓方面，利用額外的MOS二極管接法支路創造一個與電源電壓無關的電壓范圍提供給后端電路，但是其最大的缺點就是額外的支路電流損耗且應用范圍狹隘；

負反饋技術與LDO技術利用負反饋原理對電源電壓進行預穩壓應用范圍更為廣泛，無論是基準電壓，基準電流還是高壓預穩壓方面均可以應用。但是過程中不可避免的涉及到環路穩定性設計需要電容補償不僅增加了設計難度，而且還會增加額外的芯片面積，同時相較于懸浮地技術，這兩種技術所消耗的電流支路更多，電流的損耗也更大。

發明內容

為了解決現有技術中存在的上述問題，本發明提供了一種預穩壓的零電流損耗單管柵控電路。本發明要解決的技術問題通過以下技術方案實現：

一種預穩壓的零電流損耗單管柵控電路，包括：后端電路和與所述后端電路電連接的一個MOSFET器件；

所述MOSFET器件的閾值電壓為零限值或者所述MOSFET器件為耗盡型；

采用所述MOSFET器件的柵電壓控制進行預穩壓為所述后端電路提供預穩壓電位。

在本發明的一個實施例中，所述MOSFET器件為N型MOSFET器件；

所述采用所述MOSFET器件的柵電壓控制進行預穩壓為所述后端電路提供預穩壓電位，包括：采用所述MOSFET器件的柵電壓控制對電源電壓進行預穩壓為所述后端電路提供預穩壓輸入電位。

在本發明的一個實施例中，所述MOSFET器件的柵極連接所述后端電路的產生的固定偏置電位，源極與襯底相連并連接至所述后端電路的輸入端，漏極連接電源電壓；

采用所述后端電路的電流對所述MOSFET器件進行偏置，當所述MOSFET器件的的柵極電壓和偏置電流保持不變時，以確定所述MOSFET器件的柵極和源極的電壓差，輸出所述預穩壓輸入電位實現正柵控制預穩壓。

在本發明的一個實施例中，所述MOSFET器件的柵極和源極相連并連接至所述后端電路的輸入端，襯底連接地電位，漏極連接電源電壓；

采用所述后端電路的電流對所述MOSFET器件進行偏置，當所述MOSFET器件的柵極和源極的電壓差以及偏置電流保持不變時，以確定所述MOSFET器件的源極和襯底的電勢差，輸出所述預穩壓輸入電位實現背柵控制預穩壓。

在本發明的一個實施例中，所述MOSFET器件為P型MOSFET器件；