[發明專利]一種共用比較器的兩通道時域交織型Binary-Search ADC系統在審
| 申請號: | 202210406096.6 | 申請日: | 2022-04-18 |
| 公開(公告)號: | CN115133930A | 公開(公告)日: | 2022-09-30 |
| 發明(設計)人: | 趙汝法;熊德宇;王巍;張定冬;張珊;劉博文;袁軍 | 申請(專利權)人: | 重慶郵電大學 |
| 主分類號: | H03M1/12 | 分類號: | H03M1/12 |
| 代理公司: | 重慶市恒信知識產權代理有限公司 50102 | 代理人: | 劉小紅 |
| 地址: | 400065 重*** | 國省代碼: | 重慶;50 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 共用 比較 通道 時域 交織 binary search adc 系統 | ||
本發明請求保護一種共用比較器的兩通道時域交織型Binary?Search ADC系統,其包括兩通道自舉采樣選通電路、共用比較器的兩通道比較電路、編碼器電路和兩通道數選電路,其中兩通道自舉采樣選通電路包括子兩通道數選電路、自舉采樣開關和采樣電容;共用比較器的兩通道比較電路包括每一級的三級動態比較器、時序選通邏輯和輸出選通邏輯。本發明的目的在于能夠使兩通道時域交織型Binary?Search ADC共用比較器,減少了一半的比較器數目,極大的降低了電路的功耗和版圖面積。創新點在于相比傳統兩通道時域交織Binary?Search ADC架構,本發明基于共用比較器的兩通道電路對電路功耗和版圖面積的降低有著顯著的效果。
技術領域
本發明屬于模擬集成電路領域,具體涉及一種共用比較器的兩通道時域交織型Binary-Search ADC系統。
背景技術
盡管在上世紀90年代集成電路領域的專家們預言未來短時間內模擬集成電路會被數字集成電路完全取代,但時至今日模擬集成電路依舊是現代芯片設計中不可或缺的一環,尤其是隨著現代CMOS集成電路工藝的迅猛發展,社會對模擬集成電路的需求不僅沒有被數字電路完全取代,反而呈現出蓬勃發展的趨勢,究其原因是因為電路在使用和工作過程中不可避免的會遇到模擬信號和數字信號之間的轉換,自然界中的信號從宏觀上來講都是模擬量,而計算機處理的是數字信號,如何將自然界中的模擬量轉換為計算機能夠處理的數字量就是我們ADC(模數轉換器)的應用場景。所以,在幾乎所有的現代電子電路中都有ADC的身影,主要有三個研究方向,一種是超高精度的ADC,主要應用于高清圖像修復中,一種是超高速ADC,主要應用于移動通信和相控陣雷達電掃中,還有一個方向為極低功耗應用,主要配合傳感器在各種場合下進行長期讀數。
市場上常見的ADC架構包括Flash ADC(閃存型)、SAR ADC(逐次逼近型)、PiplineADC(流水線型)、Sigma-delta ADC(過采樣轉換器)等,這些ADC有各自的特點,應用于不同的場景之中。而本文采用的子Binary-Search ADC(二進制搜索算法)相比于上述成熟的ADC類型是一種新穎的架構,首次由比利時人Geert Van提出架構已經是2008年,且涉及相關設計的人員很少,多數人都在進行時下最熱門的SAR ADC高速低功耗方向發展。而在傳統的ADC設計4要素(功耗,面積,速度,精度)中,Binary-Search ADC可以在速度和功耗方面達到非常驚人的水平,除開高精度場合不太適用以外,時下大部分ADC應用場景都可以有它的一席之地。Binary-Search ADC的理論功耗比SAR ADC更低,速度也更快,這也是我選擇Binary-Search ADC作為子ADC來設計雙通道時域交織型ADC的主要原因。
隨著4G/5G移動通信的快速發展,通信行業對高速ADC的需求不斷增加,雖然工藝進步有助于提高單通道ADC的轉換速率,但是改善很有限,而且近年來半導體工藝的進步速度也有所放緩,由于半導體工藝的物理尺寸限制,MOS管本身的速度提升遇到了瓶頸,所以在高速運用中常從結構級對ADC的速度進行進一步提高,而時域交織技術就是其中最為高效的拓撲,該技術往往結合多個子ADC并行工作,輪流采樣和轉換,以實現轉換速率倍增,然而多個子ADC并行工作不僅使速度倍增,還帶來了龐大的電路結構和版圖面積,使得其芯片集成遇到了挑戰,尤其是在以Binary-Search ADC為子ADC的研究中最為明顯。其單通道ADC的比較器數目隨著精度的增加呈指數型增加,所以后續研究首選的優化方向就是減少比較器數目,優化電路復雜度,通過引入邏輯變換電路可以最多減少比較器數目到N位電路只需要N個比較器,但其設計的邏輯變換電路過于復雜,本身也會隨著精度的增加呈指數型增加,還使得信號傳輸路徑變得更為復雜,增加了不必要的時序延時。所以本發明提出的邏輯電路本身并沒有減少子通道比較器的數目,而是選擇時序冗余相對充足的情況下進行兩個通道共用比較器的邏輯,在比較器數目需求減少一半的情況下也并沒有引入過于復雜的邏輯電路,極大的降低了電路的復雜度和功耗。
發明內容
本發明旨在解決以上現有技術的問題。提出了一種共用比較器的兩通道時域交織型Binary-Search ADC系統。本發明的技術方案如下:
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于重慶郵電大學,未經重慶郵電大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202210406096.6/2.html,轉載請聲明來源鉆瓜專利網。





