[發明專利]芯片I/O接口性能測試方法、裝置及電子設備

在審

• 申請號: 202210403905.8
• 申請日: 2022-04-18
• 公開（公告）號: CN114741246A
• 公開（公告）日: 2022-07-12
• 發明（設計）人: 文繼偉
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: G06F11/22
• 分類號: G06F11/22;G06F11/26;G06F11/273
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 沈璐蓓;劉芳

本公開提供一種芯片I/O接口性能測試方法、裝置及電子設備。該芯片I/O接口性能測試方法包括：將第一初始信號輸入至芯片I/O接口，并獲取第一輸出信號，第一初始信號至少包括待測信號；調整待測信號的輸入電壓，以形成第二初始信號；將第二初始信號輸入至芯片I/O接口，并獲取第二輸出信號；當第二輸出信號與第一輸出信號相同時，調整待測信號的輸入電壓，直到第N次調整待測信號的輸入電壓后獲取的第二輸出信號與第一輸出信號不同時，輸出第N次調整后的待測信號的輸入電壓為芯片I/O接口能夠讀出的最大的下限電壓，或，能夠讀出的最小的上限電壓。本公開至少可以增加測試芯片I/O接口性能的全面性、提高芯片I/O接口的測試效果。

技術領域

本公開涉及芯片測試技術，尤其涉及一種芯片I/O接口性能測試方法、裝置及電子設備。

背景技術

計算機系統的性能高度依賴于系統存儲器的性能，系統存儲器例如DDR5 DIMM芯片。在存儲器上設置有芯片I/O接口，該芯片I/O接口用于接收外部信號和向外部傳輸信號。

芯片I/O接口的性能決定了存儲器的信號傳輸速度和信號傳輸質量，因此，需要對芯片I/O接口的性能進行測試，從而高效提高芯片I/O接口的性能，進而提高存儲器的性能。在傳統的芯片I/O接口的性能測試方法中，只能在接收信號時通過調節芯片I/O接口中接收端的VrefDQ(DQ數據線的參考電壓)來測試得到該芯片I/O接口可以讀取的最大電壓幅值范圍。但是，傳統的芯片I/O接口的性能測試方法無法測試得到該芯片I/O接口可以讀取的最小的上限電壓或可以讀取的最大的下限電壓。

因此，如何測試芯片I/O接口可以讀取的最小的上限電壓或可以讀取的最大的下限電壓，以增加測試芯片I/O接口性能的全面性、提高芯片I/O接口的測試效果，仍然是亟待解決的。

發明內容

本公開提供一種芯片I/O接口性能測試方法、裝置及電子設備，用以測試芯片I/O接口可以讀取的最小的上限電壓或可以讀取的最大的下限電壓，以增加測試芯片I/O接口性能的全面性、提高芯片I/O接口的測試效果。

一方面，本公開提供一種芯片I/O接口性能測試方法，包括：

將第一初始信號輸入至芯片I/O接口，并獲取第一輸出信號，所述第一初始信號至少包括待測信號；

調整所述待測信號的輸入電壓，以形成第二初始信號；

將所述第二初始信號輸入至所述芯片I/O接口，并獲取第二輸出信號；

當所述第二輸出信號與所述第一輸出信號不同時，輸出第一次調整后的所述待測信號的輸入電壓為目標電壓；

當所述第二輸出信號與所述第一輸出信號相同時，返回執行步驟所述調整所述待測信號的輸入電壓，直到第N次調整所述待測信號的輸入電壓后獲取的所述第二輸出信號與所述第一輸出信號不同時，輸出第N次調整后的所述待測信號的輸入電壓為目標電壓；N為大于1的自然數；

所述目標電壓為所述芯片I/O接口能夠讀出的最大的下限電壓，或，能夠讀出的最小的上限電壓。

在一個可選的實施例中，當所述待測信號是用于測試所述芯片I/O接口能夠讀出的最大的下限電壓時，所述調整所述待測信號的輸入電壓為：

增大所述待測信號的輸入電壓。

在一個可選的實施例中，當所述待測信號是用于測試所述芯片I/O接口能夠讀出的最大的下限電壓時，所述待測信號為“11011”，所述目標電壓為所述芯片I/O接口能夠讀出“0”時的最大的下限電壓。

在一個可選的實施例中，當所述待測信號是用于測試所述芯片I/O接口能夠讀出的最小的上限電壓時，所述調整所述待測信號的輸入電壓為：

減小所述待測信號的輸入電壓。