[發明專利]芯片I/O接口性能測試方法、裝置及電子設備

在審

• 申請號: 202210403905.8
• 申請日: 2022-04-18
• 公開（公告）號: CN114741246A
• 公開（公告）日: 2022-07-12
• 發明（設計）人: 文繼偉
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: G06F11/22
• 分類號: G06F11/22;G06F11/26;G06F11/273
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 沈璐蓓;劉芳

1.一種芯片I/O接口性能測試方法，其特征在于，包括：

將第一初始信號輸入至芯片I/O接口，并獲取第一輸出信號，所述第一初始信號至少包括待測信號；

調整所述待測信號的輸入電壓，以形成第二初始信號；

將所述第二初始信號輸入至所述芯片I/O接口，并獲取第二輸出信號；

當所述第二輸出信號與所述第一輸出信號不同時，輸出第一次調整后的所述待測信號的輸入電壓為目標電壓；

當所述第二輸出信號與所述第一輸出信號相同時，返回執行步驟所述調整所述待測信號的輸入電壓，直到第N次調整所述待測信號的輸入電壓后獲取的所述第二輸出信號與所述第一輸出信號不同時，輸出第N次調整后的所述待測信號的輸入電壓為目標電壓；N為大于1的自然數；

所述目標電壓為所述芯片I/O接口能夠讀出的最大的下限電壓，或，能夠讀出的最小的上限電壓。

2.根據權利要求1所述的方法，其特征在于，當所述待測信號是用于測試所述芯片I/O接口能夠讀出的最大的下限電壓時，所述調整所述待測信號的輸入電壓為：

增大所述待測信號的輸入電壓。

3.根據權利要求2所述的方法，其特征在于，當所述待測信號是用于測試所述芯片I/O接口能夠讀出的最大的下限電壓時，所述待測信號為“11011”，所述目標電壓為所述芯片I/O接口能夠讀出“0”時的最大的下限電壓。

4.根據權利要求1所述的方法，其特征在于，當所述待測信號是用于測試所述芯片I/O接口能夠讀出的最小的上限電壓時，所述調整所述待測信號的輸入電壓為：

減小所述待測信號的輸入電壓。

5.根據權利要求4所述的方法，其特征在于，當所述待測信號是用于測試所述芯片I/O接口能夠讀出的最小的上限電壓時，所述待測信號為“00100”，所述目標電壓為所述芯片I/O接口能夠讀出“1”時的最小的上限電壓。

6.根據權利要求1-5任一項所述的方法，其特征在于，所述方法還包括：

向所述芯片I/O接口輸入參考電壓，其中，所述參考電壓大于或小于所述待測信號的輸入電壓。

7.根據權利要求6所述的方法，其特征在于，所述參考電壓為：

VrefDQ＝0.5(Vhigh+Vlow)；

其中，VrefDQ代表輸入的參考電壓，Vhigh代表所述第一初始信號中的高壓值，Vlow代表所述第一初始信號中的低壓值；

其中，所述Vhigh或所述Vlow為所述待測信號的輸入電壓。

8.一種芯片I/O接口性能測試裝置，其特征在于，包括：

信號輸入模塊，用于將第一初始信號輸入至芯片I/O接口，并獲取第一輸出信號，所述第一初始信號至少包括待測信號；

調整模塊，用于調整所述待測信號的輸入電壓，以形成第二初始信號；

所述信號輸入模塊還用于將所述第二初始信號輸入至所述芯片I/O接口，并獲取第二輸出信號；

判斷模塊，用于當所述第二輸出信號與所述第一輸出信號不同時，輸出第一次調整后的所述待測信號的輸入電壓為目標電壓；

所述判斷模塊還用于當所述第二輸出信號與所述第一輸出信號相同時，返回執行步驟所述調整所述待測信號的輸入電壓，直到第N次調整所述待測信號的輸入電壓后獲取的所述第二輸出信號與所述第一輸出信號不同時，輸出第N次調整后的所述待測信號的輸入電壓為目標電壓；N為大于1的自然數；

所述目標電壓為所述芯片I/O接口能夠讀出的最大的下限電壓，或，能夠讀出的最小的上限電壓。

9.根據權利要求8所述的裝置，其特征在于，當所述待測信號是用于測試所述芯片I/O接口能夠讀出的最大的下限電壓時，所述調整模塊用于：

增大所述待測信號的輸入電壓。