[發(fā)明專利]基4 Booth乘法器及其實(shí)現(xiàn)方法、運(yùn)算電路及芯片

在審

• 申請(qǐng)?zhí)枺?/td>: 202210402706.5
• 申請(qǐng)日: 2022-04-18
• 公開（公告）號(hào): CN114756203A
• 公開（公告）日: 2022-07-15
• 發(fā)明（設(shè)計(jì)）人: 不公告發(fā)明人
• 申請(qǐng)（專利權(quán)）人: 北京源啟先進(jìn)微電子有限公司
• 主分類號(hào): G06F7/53
• 分類號(hào): G06F7/53
• 代理公司: 北京合智同創(chuàng)知識(shí)產(chǎn)權(quán)代理有限公司 11545
• 代理人: 李杰

本申請(qǐng)實(shí)施例提供了一種基4Booth乘法器及其實(shí)現(xiàn)方法、運(yùn)算電路和芯片，該乘法器包括：選擇控制器，輸出置零選通控制信號(hào)、正1倍選通控制信號(hào)、負(fù)1倍選通控制信號(hào)、正2倍選通控制信號(hào)、負(fù)2倍選通控制信號(hào)以及符號(hào)位選通控制信號(hào)中的任一種；多位選擇器，用于輸出第一選擇結(jié)果、第二選擇結(jié)果、第三選擇結(jié)果、第四選擇結(jié)果、第五選擇結(jié)果；以及，多路進(jìn)位保存加法器，用于確定N/2組帶有基4Booth乘法進(jìn)位權(quán)重的N比特的部分積在第0個(gè)比特位至第(2N?1)個(gè)比特位上對(duì)應(yīng)的比特位，并對(duì)第0個(gè)比特位至第(2N?1)個(gè)比特位上的部分積分別進(jìn)行壓縮，輸出2N比特的2組數(shù)據(jù)；帶進(jìn)位鏈的進(jìn)位加法器，用于將所述2N比特的2組數(shù)據(jù)進(jìn)行相加求和。

技術(shù)領(lǐng)域

本申請(qǐng)實(shí)施例涉及電路領(lǐng)域，尤其涉及一種基4 Booth乘法器及其實(shí)現(xiàn)方法、運(yùn)算電路及芯片。

背景技術(shù)

基4 Booth乘法器是數(shù)字電路設(shè)計(jì)中常用電路之一，例如，基4 Booth乘法器常常用于中央處理器(central processing unit，CPU)、圖形處理器(graphics processingunit，GPU)等復(fù)雜邏輯芯片，也常常用于微控制單元(Microcontroller Unit，MCU)、現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)等綜合性設(shè)計(jì)芯片。一般地，乘法運(yùn)算可以分為三個(gè)步驟：部分積生成、部分積壓縮至兩行向量、最后將兩行向量再相加。在部分積生成中，通常采用基4-Booth編碼，基4-Booth編碼可使乘法器的部分積數(shù)量減少一半。

因此，如何實(shí)現(xiàn)基4 Booth乘法器，進(jìn)而提升基4-Booth編碼乘法器整體性能，成為亟待解決的技術(shù)問題。

發(fā)明內(nèi)容

有鑒于此，本申請(qǐng)實(shí)施例提供了一種基4 Booth乘法器及其實(shí)現(xiàn)方法、運(yùn)算電路及芯片，用以克服上述全部或部分技術(shù)缺陷。

第一方面，本申請(qǐng)實(shí)施例提供了一種基4 Booth乘法器，其包括：選擇控制器，用于根據(jù)乘數(shù)各比特位上的取值，輸出用于表征部分積置零的置零選通控制信號(hào)、用于表征部分積為被乘數(shù)乘以正1的正1倍選通控制信號(hào)、用于表征部分積為被乘數(shù)乘以負(fù)1的負(fù)1倍選通控制信號(hào)、用于表征部分積為被乘數(shù)乘以正2的正2倍選通控制信號(hào)、用于表征部分積為被乘數(shù)乘以負(fù)2的負(fù)2倍選通控制信號(hào)以及用于表征部分積為被乘數(shù)乘以負(fù)數(shù)倍的符號(hào)位選通控制信號(hào)中的任一種；其中，所述乘數(shù)和所述被乘數(shù)為N位二進(jìn)制數(shù)；

多位選擇器，用于在接收表征部分積置零的置零選通控制信號(hào)，輸出用于使部分積為零的第一選擇結(jié)果；在接收表征部分積為被乘數(shù)乘以正1的正1倍選通控制信號(hào)，輸出用于使部分積為被乘數(shù)乘自身的第二選擇結(jié)果；在接收表征部分積為被乘數(shù)乘以負(fù)1的負(fù)1倍選通控制信號(hào)，輸出用于使部分積為被乘數(shù)乘-1的第三選擇結(jié)果；在接收表征部分積為被乘數(shù)乘以正2的正2倍選通控制信號(hào)，輸出用于使部分積為被乘數(shù)乘2的第四選擇結(jié)果；在接收表征部分積為被乘數(shù)乘以負(fù)2的負(fù)2倍選通控制信號(hào)，輸出用于使部分積為被乘數(shù)乘-2的第五選擇結(jié)果；以及，

多路進(jìn)位保存加法器，用于確定N/2組帶有基4 Booth乘法進(jìn)位權(quán)重的N比特的部分積在第0個(gè)比特位至第(2N-1)個(gè)比特位上對(duì)應(yīng)的比特位，并對(duì)第0個(gè)比特位至第(2N-1)個(gè)比特位上的部分積分別進(jìn)行壓縮，輸出2N比特的2組數(shù)據(jù)，所述多路進(jìn)位保存加法器在第0個(gè)比特位至第(2N-1)個(gè)比特位上用于壓縮的進(jìn)位保存加法器的數(shù)量為對(duì)應(yīng)比特位上部分積的數(shù)量與符號(hào)位的數(shù)量之和減2；

帶進(jìn)位鏈的進(jìn)位加法器，用于將所述2N比特的2組數(shù)據(jù)進(jìn)行相加求和。