[發(fā)明專利]序列信號感測器與差動信號感測方法

在審

• 申請?zhí)枺?/td>: 202210398285.3
• 申請日: 2022-04-15
• 公開（公告）號: CN116340227A
• 公開（公告）日: 2023-06-27
• 發(fā)明（設(shè)計(jì)）人: 維諾德·庫馬爾·加恩
• 申請（專利權(quán)）人: 智原科技股份有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 隆天知識產(chǎn)權(quán)代理有限公司 72003
• 代理人: 黃艷

1.一序列信號感測器，包含：

一電壓比較模塊，其是接收包含一第一移位信號與一第二移位信號的一差動信號對，其中所述電壓比較模塊是包含：

一第一比較器，其是基于所述第一移位信號、所述第二移位信號與一電壓門檻而產(chǎn)生一第一比較信號；以及

一第二比較器，其是基于所述第一移位信號、所述第二移位信號與所述電壓門檻而產(chǎn)生一第二比較信號；以及

一混合式邏輯濾波器，電連接于所述第一比較器與所述第二比較器，包含：

一可控式邏輯閘，其是因應(yīng)一邏輯操作而在一脈沖轉(zhuǎn)換端點(diǎn)產(chǎn)生一濾波暨轉(zhuǎn)換后脈沖信號，其中所述邏輯操作是與所述第一比較信號和所述第二比較信號相關(guān)；以及

一電容，電連接于所述脈沖轉(zhuǎn)換端點(diǎn)，其中當(dāng)所述邏輯操作進(jìn)行時(shí)，所述可控式邏輯閘與所述電容是共同對所述濾波暨轉(zhuǎn)換后脈沖信號進(jìn)行一初階濾波操作。

2.如權(quán)利要求1所述的序列信號感測器，其中所述邏輯操作是為一NOR操作、一NAND操作、一AND操作，或一OR操作。

3.如權(quán)利要求1所述的序列信號感測器，其中所述可控式邏輯閘是包含：

一上拉電路，電連接于所述脈沖轉(zhuǎn)換端點(diǎn)與具有一供應(yīng)電壓的一供應(yīng)電壓端點(diǎn)，其是選擇性將所述供應(yīng)電壓導(dǎo)通至所述脈沖轉(zhuǎn)換端點(diǎn)；以及

一下拉電路，電連接于所述脈沖轉(zhuǎn)換端點(diǎn)與具有一接地電壓的一接地端點(diǎn)，其是選擇性將所述接地電壓傳導(dǎo)至所述脈沖轉(zhuǎn)換端點(diǎn)，

其中所述供應(yīng)電壓高于所述接地電壓，且所述上拉電路與所述下拉電路是因應(yīng)所述第一比較信號與所述第二比較信號而輪流導(dǎo)通。

4.如權(quán)利要求3所述的序列信號感測器，其中所述上拉電路是包含：

一第一上拉晶體管，包含：

一第一端、一第二端與一控制端，其中所述第一上拉晶體管的所述第一端是電連接于所述供應(yīng)電壓端點(diǎn)，且所述第一上拉晶體管是因應(yīng)所述第一比較信號而選擇性導(dǎo)通；以及

一第二上拉晶體管，包含：

一第一端、一第二端與一控制端，其中所述第二上拉晶體管是因應(yīng)所述第二比較信號而選擇性導(dǎo)通。

5.如權(quán)利要求4所述的序列信號感測器，其中，

所述第一上拉晶體管的所述第二端是電連接于所述第二上拉晶體管的所述第一端，其中，

當(dāng)所述第一上拉晶體管與所述第二上拉晶體管均為導(dǎo)通時(shí)，所述上拉電路是將所述供應(yīng)電壓傳導(dǎo)至所述脈沖轉(zhuǎn)換端點(diǎn)，且

當(dāng)所述第一上拉晶體管與所述第二上拉晶體管其中的至少一者為斷開時(shí)，所述下拉電路是將所述接地電壓傳到至所述脈沖轉(zhuǎn)換端點(diǎn)。

6.如權(quán)利要求5所述的序列信號感測器，其中所述上拉電路更包含：

一電阻，包含一第一端與一第二端，其中，

所述電阻的所述第一端是電連接于所述第二上拉晶體管的所述第二端，且

所述電阻的所述第二端是電連接于所述脈沖轉(zhuǎn)換端點(diǎn)。

7.如權(quán)利要求6所述的序列信號感測器，其中所述電阻的電阻值是因應(yīng)一協(xié)定選擇信號而調(diào)整，且所述協(xié)定選擇信號代表通用序列總線協(xié)定、序列先進(jìn)技術(shù)附接協(xié)定、快速外設(shè)組件互連標(biāo)準(zhǔn)協(xié)定，與乙太網(wǎng)絡(luò)協(xié)定其中的一者。

8.如權(quán)利要求4所述的序列信號感測器，其中，

所述第一上拉晶體管的所述第二端是電連接于所述脈沖轉(zhuǎn)換端點(diǎn)，且

所述第二上拉晶體管的所述第一端與所述第二端是分別電連接于所述供應(yīng)電壓端點(diǎn)與所述脈沖轉(zhuǎn)換端點(diǎn)，其中，

當(dāng)所述第一上拉晶體管與所述第二上拉晶體管其中的至少一者為導(dǎo)通時(shí)，所述上拉電路是將所述供應(yīng)電壓傳導(dǎo)至所述脈沖轉(zhuǎn)換端點(diǎn)，以及

當(dāng)所述第一上拉晶體管與所述第二上拉晶體管均為斷開時(shí)，所述下拉電路是將所述接地電壓傳導(dǎo)至所述脈沖轉(zhuǎn)換端點(diǎn)。