[發明專利]序列信號感測器與差動信號感測方法

在審

• 申請號: 202210398285.3
• 申請日: 2022-04-15
• 公開（公告）號: CN116340227A
• 公開（公告）日: 2023-06-27
• 發明（設計）人: 維諾德·庫馬爾·加恩
• 申請（專利權）人: 智原科技股份有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 黃艷

本發明是為序列信號感測器與差動信號感測方法。序列信號感測器包含電壓比較模塊與混合式邏輯濾波器。電壓比較模塊接收包含第一移位信號與第二移位信號的差動信號對。電壓比較模塊包含第一比較器與第二比較器。根據第一移位信號、第二移位信號與電壓門檻，第一比較器與第二比較器分別產生第一比較信號與第二比較信號。混合式邏輯濾波器包含可控式邏輯閘與電容。可控式邏輯閘進行與第一比較信號和第二比較信號相關的邏輯操作，并據以產生濾波暨轉換后脈沖信號。當邏輯操作進行時，可控式邏輯閘與電容共同對濾波暨轉換后脈沖信號進行初階濾波操作。

技術領域

本發明是有關于一種序列信號感測器與差動信號感測方法，且特別是有關于一種涵蓋多種協定的序列信號感測器與差動信號感測方法。

背景技術

電子裝置經常采用序列傳輸技術，且序列信號感測是序列信號協定相當重要的環節。不同的序列通信協定的規格，例如PCIe的噪音抑制(squelch)感測、序列先進技術附接(serial?advanced?technology?attachment，簡稱為SATA)中的帶外(out?of?band，簡稱為OOB)感測、通用序列總線(universal?serial?bus，簡稱為USB)中的低頻率周期信號(low-frequency?periodic?signaling，簡稱為LFPS)、乙太網絡(Ethernet)中的信號損失(lossof?signal，簡稱為LOS)感測等，針對電壓、信號擺動(signal?swing)、頻率、型態等，定義不同的信號感測條件。

請參見圖1，其是現有接收器的信號感測架構的示意圖。隨著隨身裝置的普及發展，電子裝置需包含不同的序列信號感測器方能支援多種的協定。請留意，為便于說明，圖1僅繪示兩個序列信號感測器10a、10b。

現有的接收器1包含序列信號感測器10a、10b與主要電路12。序列信號感測器10a、10b分別電連接于主要電路12。

序列信號感測器10a、10b的運行方式類似。序列信號感測器10a對正向輸入信號Sina_p與負向輸入信號Sina_n進行差動信號感測操作，產生感測信號Sdeta。序列信號感測器10b對正向輸入信號Sinb_p與負向輸入信號Sinb_n進行差動信號感測操作，產生另一個感測信號Sdetb。接著，序列信號感測器10a、10b分別將感測信號Sdeta、Sdetb傳送至主要電路12。主要電路12再利用感測信號Sdeta、Sdetb進行其他操作。例如，主要電路12可為序列化器(serializer)/解序列化器(de-serializer)(簡稱為SerDes)電路，用于因應感測信號Sdeta、Sdetb而進行SERDES操作。

如圖1所示，對支援多種序列通信協定的電子裝置而言，需在現有的接收器1提供多個序列信號感測器10a、10b。據此，當電子裝置支援越多種序列通信協定時，所需的序列信號感測器的個數也越多。然而，為實現多個序列信號感測器10a、10b，接收器1需要較大的面積，且主要電路12需要更多的接腳作為設定序列信號感測器10a、10b使用。簡言之，個別設置序列信號感測器10a、10b需要相當高的成本。

發明內容

本發明是有關于一種應用至接收器的序列信號感測器與差動信號感測方法。序列信號感測器與差動信號感測方法可涵蓋不同種類的序列通信協定。

根據本發明的第一方面，提出一種序列信號感測器。序列信號感測器包含電壓比較模塊與混合式邏輯濾波器。電壓比較模塊接收包含第一移位信號與第二移位信號的差動信號對。電壓比較模塊包含第一比較器和第二比較器。第一比較器根據第一移位信號、第二移位信號，以及電壓門檻而產生第一比較信號。第二比較器根據第一移位信號、第二移位信號，以及電壓門檻而產生第二比較信號。混合式邏輯濾波器電連接于第一比較器和第二比較器。混合式邏輯濾波器包含可控式邏輯閘與電容。可控式邏輯閘進行與第一比較信號和第二比較信號相關的邏輯操作，并據以產生濾波暨轉換后脈沖信號。電容電連接于可控式邏輯閘。于邏輯操作進行時，可控式邏輯閘與電容共同對濾波暨轉換后脈沖信號進行初階濾波操作。