[發明專利]一種多核微處理器及其管控方法

在審

• 申請號: 202210388330.7
• 申請日: 2022-04-13
• 公開（公告）號: CN114791897A
• 公開（公告）日: 2022-07-26
• 發明（設計）人: 劉吉平;杜洋;熊輝兵;王翔
• 申請（專利權）人: 深圳市航順芯片技術研發有限公司
• 主分類號: G06F15/80
• 分類號: G06F15/80;G06F15/163
• 代理公司: 深圳市嘉勤知識產權代理有限公司 44651
• 代理人: 劉自麗

本申請公開了一種多核微處理器及其管控方法。該多核微處理器包括多個處理核，該處理核包括信號生成模塊、信號過濾器、邊沿檢測模塊以及信號執行模塊，信號過濾器分別與其余處理核的邊沿檢測模塊電性連接，其中，信號過濾器，配置為通過預設邏輯運算對初始管控信號進行過濾，以生成相應的管控信號集合，管控信號集合包括至少一個有效管控信號與至少一個無效管控信號。本申請可解決現有技術多個處理核之間的管控，對于某一處理核發出的管控信號缺乏相應的過濾機制，容易導致其他核的中斷誤觸發或誤喚醒的技術問題。

技術領域

本申請屬于微處理器技術領域，尤其涉及一種多核微處理器及其管控方法。

背景技術

隨著科學技術不斷地發展和提高，對微處理器功能的需求也越來越高，普通單核微處理器在一些場所已經無法滿足應用的要求，隨之而來的誕生了多核微處理器。一方面，多核微處理器憑借其執行效率的優勢慢慢的被廣大客戶青睞。另一方面，多核微處理器的誕生帶來的一些問題也引起了廣泛關注，特別是在保證效率的前提下如何降低功耗的問題。為此，現有技術中，多核微處理器對于其內部多個處理核之間的管控，一般是僅在需要某一個處理核或某幾個處理核執行任務時，才對應喚醒某一個處理核或某幾個處理核，其余無需執行任務的處理核均處于休眠狀態，而確保多核微處理保證效率的前提下盡可能降低功耗。然而，現有技術多個處理核之間的管控，對于某一處理核發出的管控信號缺乏相應的過濾機制，容易導致其他核的中斷誤觸發或誤喚醒。

發明內容

本申請實施例提供一種多核微處理器及其管控方法，旨在解決現有技術多個處理核之間的管控，對于某一處理核發出的管控信號缺乏相應的過濾機制，容易導致其他核的中斷誤觸發或誤喚醒的技術問題。

第一方面，本申請實施例提供一種多核微處理器，包括多個處理核，所述處理核包括信號生成模塊、信號過濾器、邊沿檢測模塊以及信號執行模塊，所述信號過濾器分別與其余處理核的邊沿檢測模塊電性連接，其中，

所述信號生成模塊，配置為基于當前工作狀態輸出初始管控信號；

所述信號過濾器，配置為通過預設邏輯運算對所述初始管控信號進行過濾處理，以生成相應的管控信號集合，所述管控信號集合包括至少一個有效管控信號與至少一個無效管控信號；

所述邊沿檢測模塊，配置為通過異步邏輯記錄相應的有效管控信號或無效管控信號，以生成相應的執行信號；

所述信號執行模塊，配置為根據所述邊沿檢測模塊發送過來的所述執行信號，執行相應的管控操作。

可選的，在本申請的一些實施例中，所述信號過濾器包括核選擇模塊與多個過濾模塊，所述核選擇模塊分別與所述多個過濾模塊電性連接，所述處理核中的多個過濾模塊分別與其余處理核中的邊沿檢測模塊對應電性連接，其中，

所述核選擇模塊，配置為基于所述當前工作狀態為所述其余處理核分別生成相應的掩碼信號；

所述過濾模塊，配置為基于所述相應的掩碼信號對所述初始管控信號進行預設邏輯運算，以生成針對對應電性連接的處理核的有效管控信號或無效管控信號。

可選的，在本申請的一些實施例中，所述核選擇模塊包括至少一個多位的屏蔽寄存器，所述屏蔽寄存器的每一位對應寄存有一所述處理核的掩碼信號。

可選的，在本申請的一些實施例中，所述過濾模塊包括：

第一邏輯運算單元，配置為基于當前睡眠信號及第一預設判斷信號對所述初始管控信號進行第一邏輯運算，以得到第一邏輯信號；

第二邏輯運算單元，配置為基于所述相應的掩碼信號及第二預設判斷信號對所述第一邏輯信號進行第二邏輯運算，以生成針對對應電性連接的處理核的有效管控信號或無效管控信號。