[發明專利]一種多核微處理器及其管控方法

在審

• 申請號: 202210388330.7
• 申請日: 2022-04-13
• 公開（公告）號: CN114791897A
• 公開（公告）日: 2022-07-26
• 發明（設計）人: 劉吉平;杜洋;熊輝兵;王翔
• 申請（專利權）人: 深圳市航順芯片技術研發有限公司
• 主分類號: G06F15/80
• 分類號: G06F15/80;G06F15/163
• 代理公司: 深圳市嘉勤知識產權代理有限公司 44651
• 代理人: 劉自麗

1.一種多核微處理器，其特征在于，包括多個處理核，所述處理核包括信號生成模塊、信號過濾器、邊沿檢測模塊以及信號執行模塊，所述信號過濾器分別與其余處理核的邊沿檢測模塊電性連接，其中，

所述信號生成模塊，配置為基于當前工作狀態輸出初始管控信號；

所述信號過濾器，配置為通過預設邏輯運算對所述初始管控信號進行過濾，以生成相應的管控信號集合，所述管控信號集合包括至少一個有效管控信號與至少一個無效管控信號；

所述邊沿檢測模塊，配置為通過異步邏輯記錄相應的有效管控信號或無效管控信號，以生成相應的執行信號；

所述信號執行模塊，配置為根據所述邊沿檢測模塊發送過來的所述執行信號，執行相應的管控操作。

2.根據權利要求1所述的多核微處理器，其特征在于，所述信號過濾器包括核選擇模塊與多個過濾模塊，所述核選擇模塊分別與所述多個過濾模塊電性連接，所述處理核中的多個過濾模塊分別與其余處理核中的邊沿檢測模塊對應電性連接，其中，

所述核選擇模塊，配置為基于所述當前工作狀態為所述其余處理核分別生成相應的掩碼信號；

所述過濾模塊，配置為基于所述相應的掩碼信號對所述初始管控信號進行預設邏輯運算，以生成針對對應電性連接的處理核的有效管控信號或無效管控信號。

3.根據權利要求2所述的多核微處理器，其特征在于，所述核選擇模塊包括至少一個多位的屏蔽寄存器，所述屏蔽寄存器的每一位對應寄存有一所述處理核的掩碼信號。

4.根據權利要求2所述的多核微處理器，其特征在于，所述過濾模塊包括：

第一邏輯運算單元，配置為基于當前睡眠信號及第一預設判斷信號對所述初始管控信號進行第一邏輯運算，以得到第一邏輯信號；

第二邏輯運算單元，配置為基于所述相應的掩碼信號及第二預設判斷信號對所述第一邏輯信號進行第二邏輯運算，以生成針對對應電性連接的處理核的有效管控信號或無效管控信號。

5.根據權利要求4所述的多核微處理器，其特征在于，所述第一邏輯運算單元包括或門電路和第一觸發器，所述或門電路的第一輸入端接入所述睡眠信號，所述或門電路的第二輸入端接入所述第一預設判斷信號，所述或門電路的輸出端與所述第一觸發器的復位端電性連接，所述第一觸發器的置位端接入所述初始管控信號，所述第一觸發器的輸出端輸出所述第一邏輯信號。

6.根據權利要求4所述的多核微處理器，其特征在于，所述第二邏輯運算單元包括第一與門電路與第二與門電路，所述第一與門電路的第一輸入端接入所述第一邏輯信號，所述第一與門電路的第二輸入端接入所述相應的掩碼信號，所述第一與門電路的輸出端輸出第二邏輯信號，所述第二與門電路的第一輸入端接入所述第二預設判斷信號，所述第二與門電路的第二輸入端接入所述第二邏輯信號，所述第二與門電路的輸出端輸出針對對應電性連接的處理核的有效管控信號或無效管控信號。

7.根據權利要求4所述的多核微處理器，其特征在于，所述過濾模塊還包括預設判斷信號配置單元，配置為基于所述初始管控信號對系統時鐘信號進行預設配置，以分別生成所述第一預設判斷信號與所述第二預設判斷信號。

8.一種多核微處理器的管控方法，其特征在于，包括以下步驟：

基于當前工作狀態輸出初始管控信號；

通過預設邏輯運算對所述初始管控信號進行過濾，以生成相應的管控信號集合，所述管控信號集合包括至少一個有效管控信號與至少一個無效管控信號；

將所述管控信號集合中的所述有效管控信號或所述無效管控信號分別發送給對應的處理核，以使所述對應的處理核執行相應的管控操作。

9.根據權利要求8所述的管控方法，其特征在于，所述通過預設邏輯運算對所述初始管控信號進行過濾，以生成相應的管控信號集合的步驟具體包括：

基于所述當前工作狀態為其余處理核生成相應的掩碼信號；

基于每個掩碼信號對所述初始管控信號進行預設邏輯運算，以生成相應的管控信號集合。

10.根據權利要求9所述的管控方法，其特征在于，所述基于每個掩碼信號對所述初始管控信號進行預設邏輯運算，以生成相應的管控信號集合的步驟具體包括：

基于當前睡眠信號及第一預設判斷信號對所述初始管控信號進行第一邏輯運算，以得到第一邏輯信號；

基于每個掩碼信號及第二預設判斷信號對所述第一邏輯信號進行第二邏輯運算，以生成相應的管控信號集合。