[發(fā)明專利]芯片數(shù)據(jù)讀取方法、寫入方法、裝置、設備以及存儲介質

在審

• 申請?zhí)枺?/td>: 202210387648.3
• 申請日: 2022-04-14
• 公開（公告）號: CN114461541A
• 公開（公告）日: 2022-05-10
• 發(fā)明（設計）人: 劉曼;張凱;張奇惠
• 申請（專利權）人: 廣州萬協(xié)通信息技術有限公司
• 主分類號: G06F12/02
• 分類號: G06F12/02;G06F13/38
• 代理公司: 北京澤方譽航專利代理事務所(普通合伙) 11884
• 代理人: 陳照輝

本申請公開了一種芯片數(shù)據(jù)讀取方法、寫入方法、裝置、設備以及存儲介質，在向芯片內部寫入數(shù)據(jù)時，通過將外部并行接口的初始寫入地址信息和初始數(shù)據(jù)信息分別轉化為與AXI總線的數(shù)據(jù)格式相適應的目標寫入地址信息和第一數(shù)據(jù)信息，并將目標寫入地址信息和第一數(shù)據(jù)信息發(fā)送到AXI總線上，由AXI總線將第一數(shù)據(jù)信息寫入目標寫入地址中。本申請通過將外部并行接口在內部轉化為AXI總線接口，在簡化了外部并行接口的數(shù)量的同時，能夠簡化接口時序，并且利用AXI總線的數(shù)據(jù)傳輸速率高，地址映射訪問權限大的特點，能夠提高芯片內部在讀寫數(shù)據(jù)時的效率和地址訪問范圍，解決了現(xiàn)有技術中外部接口在讀寫芯片的數(shù)據(jù)時效率過低的技術問題。

技術領域

本申請實施例涉及芯片領域，尤其涉及一種芯片數(shù)據(jù)讀取方法、寫入方法、裝置、設備以及存儲介質。

背景技術

隨機存取存儲器（英語：Random Access Memory，縮寫：RAM），是與芯片直接交換數(shù)據(jù)的內部存儲器。在工作過程中，隨機存取存儲器只能用來存/取芯片內部的相關數(shù)據(jù)，并無法對芯片內部的寄存器或存儲區(qū)進行讀寫，從而對芯片內部功能進行控制。目前，一般是通過外部AXI接口或并行接口來對芯片內部寄存器或存儲區(qū)的數(shù)據(jù)進行讀寫。

然而，在使用外部AXI接口時，需要使用多個通道向芯片發(fā)送請求、應答以及數(shù)據(jù)等信號，并且不同的信號需要根據(jù)AXI總線標準協(xié)議時序進行訪問，導致存在著接口數(shù)量過多、接口通道過多以及接口時序復雜以及數(shù)據(jù)訪問效率低下等問題。而使用外部接口時，是基于隨機存取存儲器的接口類型和特定訪問時序，來對芯片內部寄存器或存儲區(qū)的數(shù)據(jù)進行讀寫，但這種方式只能讀寫芯片內部部分地址上數(shù)據(jù)。

發(fā)明內容

本發(fā)明實施例提供了一種芯片數(shù)據(jù)讀取方法、寫入方法、裝置、設備以及存儲介質，在簡化了接口的同時提高了數(shù)據(jù)讀寫的效率，解決了現(xiàn)有技術中外部接口在讀寫芯片的數(shù)據(jù)時效率過低的技術問題。

第一方面，本發(fā)明實施例提供了一種芯片數(shù)據(jù)寫入方法，包括以下步驟：

接收外部并行接口輸入的第一使能信號、初始寫入地址信息以及初始數(shù)據(jù)信息；

根據(jù)所述第一使能信號，將所述初始寫入地址信息的默認地址位寬轉化為第一預設地址位寬，得到目標寫入地址信息，將所述初始數(shù)據(jù)信息的默認數(shù)據(jù)位寬轉化為第一預設數(shù)據(jù)位寬，得到第一數(shù)據(jù)信息；

將所述目標寫入地址信息以及所述第一數(shù)據(jù)信息發(fā)送至AXI總線，以使所述AXI總線將所述第一數(shù)據(jù)信息發(fā)送至目標寫入地址中進行數(shù)據(jù)更新。

優(yōu)選的，還包括：

將所述初始寫入地址信息以及所述初始數(shù)據(jù)信息進行保存。

優(yōu)選的，所述將所述目標寫入地址信息以及所述第一數(shù)據(jù)信息發(fā)送至AXI總線，以使所述AXI總線將所述第一數(shù)據(jù)信息發(fā)送至目標寫入地址中進行數(shù)據(jù)更新，包括：

分別將所述目標寫入地址信息以及所述第一數(shù)據(jù)信息發(fā)送至AXI總線的地址寫入通道以及數(shù)據(jù)寫入通道，以使所述AXI總線根據(jù)所述目標寫入地址信息確認目標寫入地址，并將所述第一數(shù)據(jù)信息發(fā)送至目標寫入地址中進行數(shù)據(jù)更新。

第二方面，本發(fā)明實施例提供了一種芯片數(shù)據(jù)讀取方法，包括以下步驟：

接收外部并行接口輸入的第二使能信號以及初始讀取地址信息；

根據(jù)所述第二使能信號，將所述初始讀取地址信息的默認地址位寬轉化為第一預設地址位寬，得到目標讀取地址信息；

將所述目標讀取地址信息發(fā)送至AXI總線，以使所述AXI總線從目標讀取地址中獲取第二數(shù)據(jù)信息；

對所述第二數(shù)據(jù)信息進行轉換，將轉換后的第二數(shù)據(jù)信息發(fā)送至所述外部并行接口。

優(yōu)選的，所述對所述第二數(shù)據(jù)信息進行轉換，包括：

將所述第二數(shù)據(jù)信息的第一預設數(shù)據(jù)位寬轉化為默認數(shù)據(jù)位寬。