[發(fā)明專利]芯片數(shù)據(jù)讀取方法、寫入方法、裝置、設(shè)備以及存儲介質(zhì)

在審

• 申請?zhí)枺?/td>: 202210387648.3
• 申請日: 2022-04-14
• 公開（公告）號: CN114461541A
• 公開（公告）日: 2022-05-10
• 發(fā)明（設(shè)計）人: 劉曼;張凱;張奇惠
• 申請（專利權(quán)）人: 廣州萬協(xié)通信息技術(shù)有限公司
• 主分類號: G06F12/02
• 分類號: G06F12/02;G06F13/38
• 代理公司: 北京澤方譽(yù)航專利代理事務(wù)所(普通合伙) 11884
• 代理人: 陳照輝

1.一種芯片數(shù)據(jù)寫入方法，其特征在于，包括以下步驟：

接收外部并行接口輸入的第一使能信號、初始寫入地址信息以及初始數(shù)據(jù)信息；

根據(jù)所述第一使能信號，將所述初始寫入地址信息的默認(rèn)地址位寬轉(zhuǎn)化為第一預(yù)設(shè)地址位寬，得到目標(biāo)寫入地址信息，將所述初始數(shù)據(jù)信息的默認(rèn)數(shù)據(jù)位寬轉(zhuǎn)化為第一預(yù)設(shè)數(shù)據(jù)位寬，得到第一數(shù)據(jù)信息；

將所述目標(biāo)寫入地址信息以及所述第一數(shù)據(jù)信息發(fā)送至AXI總線，以使所述AXI總線將所述第一數(shù)據(jù)信息發(fā)送至目標(biāo)寫入地址中進(jìn)行數(shù)據(jù)更新。

2.根據(jù)權(quán)利要求1所述的一種芯片數(shù)據(jù)寫入方法，其特征在于，還包括：

將所述初始寫入地址信息以及所述初始數(shù)據(jù)信息進(jìn)行保存。

3.根據(jù)權(quán)利要求1所述的一種芯片數(shù)據(jù)寫入方法，其特征在于，所述將所述目標(biāo)寫入地址信息以及所述第一數(shù)據(jù)信息發(fā)送至AXI總線，以使所述AXI總線將所述第一數(shù)據(jù)信息發(fā)送至目標(biāo)寫入地址中進(jìn)行數(shù)據(jù)更新，包括：

分別將所述目標(biāo)寫入地址信息以及所述第一數(shù)據(jù)信息發(fā)送至AXI總線的地址寫入通道以及數(shù)據(jù)寫入通道，以使所述AXI總線根據(jù)所述目標(biāo)寫入地址信息確認(rèn)目標(biāo)寫入地址，并將所述第一數(shù)據(jù)信息發(fā)送至目標(biāo)寫入地址中進(jìn)行數(shù)據(jù)更新。

4.一種芯片數(shù)據(jù)讀取方法，其特征在于，包括以下步驟：

接收外部并行接口輸入的第二使能信號以及初始讀取地址信息；

根據(jù)所述第二使能信號，將所述初始讀取地址信息的默認(rèn)地址位寬轉(zhuǎn)化為第一預(yù)設(shè)地址位寬，得到目標(biāo)讀取地址信息；

將所述目標(biāo)讀取地址信息發(fā)送至AXI總線，以使所述AXI總線從目標(biāo)讀取地址中獲取第二數(shù)據(jù)信息；

對所述第二數(shù)據(jù)信息進(jìn)行轉(zhuǎn)換，將轉(zhuǎn)換后的第二數(shù)據(jù)信息發(fā)送至所述外部并行接口。

5.根據(jù)權(quán)利要求4所述的一種芯片數(shù)據(jù)讀取方法，其特征在于，所述對所述第二數(shù)據(jù)信息進(jìn)行轉(zhuǎn)換，包括：

將所述第二數(shù)據(jù)信息的第一預(yù)設(shè)數(shù)據(jù)位寬轉(zhuǎn)化為默認(rèn)數(shù)據(jù)位寬。

6.根據(jù)權(quán)利要求4所述的一種芯片數(shù)據(jù)讀取方法，其特征在于，將所述目標(biāo)讀取地址信息發(fā)送至AXI總線，以使所述AXI總線從目標(biāo)讀取地址中獲取第二數(shù)據(jù)信息，包括：

將所述目標(biāo)讀取地址信息發(fā)送至AXI總線的地址讀取通道，以使所述AXI總線根據(jù)所述目標(biāo)讀取地址信息確認(rèn)目標(biāo)讀取地址，并從所述目標(biāo)讀取地址中獲取第二數(shù)據(jù)信息。

7.一種芯片數(shù)據(jù)寫入裝置，其特征在于，包括第一信息接收模塊、第一信息轉(zhuǎn)換模塊以及信息寫入模塊；

所述第一信息接收模塊用于接收外部并行接口輸入的第一使能信號、初始寫入地址信息以及初始數(shù)據(jù)信息；

所述第一信息轉(zhuǎn)換模塊用于根據(jù)所述第一使能信號，將所述初始寫入地址信息的默認(rèn)地址位寬轉(zhuǎn)化為第一預(yù)設(shè)地址位寬，得到目標(biāo)寫入地址信息，將所述初始數(shù)據(jù)信息的默認(rèn)數(shù)據(jù)位寬轉(zhuǎn)化為第一預(yù)設(shè)數(shù)據(jù)位寬，得到第一數(shù)據(jù)信息；

所述信息寫入模塊用于將所述目標(biāo)寫入地址信息以及所述第一數(shù)據(jù)信息發(fā)送至AXI總線，以使所述AXI總線將所述第一數(shù)據(jù)信息發(fā)送至目標(biāo)寫入地址中進(jìn)行數(shù)據(jù)更新。

8.一種芯片數(shù)據(jù)讀取裝置，其特征在于，包括第二信息接收模塊、第二信息轉(zhuǎn)換模塊、信息讀取模塊以及信息發(fā)送模塊；

所述第二信息接收模塊用于接收外部并行接口輸入的第二使能信號以及初始讀取地址信息；

所述第二信息轉(zhuǎn)換模塊用于根據(jù)所述第二使能信號，將所述初始讀取地址信息的默認(rèn)地址位寬轉(zhuǎn)化為第一預(yù)設(shè)地址位寬，得到目標(biāo)讀取地址信息；

所述信息讀取模塊用于將所述目標(biāo)讀取地址信息發(fā)送至AXI總線，以使所述AXI總線從目標(biāo)讀取地址中獲取第二數(shù)據(jù)信息；

所述信息發(fā)送模塊用于對所述第二數(shù)據(jù)信息進(jìn)行轉(zhuǎn)換，將轉(zhuǎn)換后的第二數(shù)據(jù)信息發(fā)送至所述外部并行接口。