[發明專利]集成電路及其制造方法

在審

• 申請號: 202210367963.X
• 申請日: 2017-11-28
• 公開（公告）號: CN114664741A
• 公開（公告）日: 2022-06-24
• 發明（設計）人: 陳奕寰;鄭光茗;周建志
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/092
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 吳小瑛

1.一種集成電路，包括：

一半導體基板，具有一高電壓N型阱與一高電壓P型阱；

一高電壓裝置，位于該半導體基板之上，其中該高電壓裝置包括一外延P型源極設置于該高電壓N型阱中，一外延P型漏極設置于該高電壓P型阱中，以及一柵極位于該半導體基板的一表面上的該外延P型源極與該外延P型漏極之間；

一隔離P阱，于該高電壓N型阱中，其中該外延P型源極延伸到該隔離P型阱之中；

一隔離結構，包括一介電材料并延伸進入該半導體基板中，其中該隔離P阱在該外延P型源極和該隔離結構下方延伸；

一N+摻雜區域，于該高電壓N型阱中且與該隔離結構相鄰；以及

一P型輕摻雜擴散區域，設置于該高電壓N型阱中并且與該柵極的邊緣對準。

2.如權利要求1所述的集成電路，其中該外延P型源極與該外延P型漏極是硅鍺。

3.如權利要求1所述的集成電路，其中該外延P型源極與該外延P型漏極具有六邊形形狀。

4.如權利要求1所述的集成電路，其中該外延P型源極的一部分延伸于該高電壓N型阱的一最上方表面之上一第一距離，且該第一距離大于該柵極的一高度。

5.如權利要求1所述的集成電路，其中該外延P型源極具有六個實質上平面的晶面，包括一底部晶面、一頂部晶面、具有兩個斜角晶面的一第一側、以及具有兩個斜角晶面的一第二側。

6.如權利要求5所述的集成電路，其中該第一側包括：

一第一上部晶面從該頂部晶面延伸至該高電壓N型阱中；以及

一第一下部晶面從該底部晶面延伸朝向該第一上部晶面，其中該第一上部晶面與該第一下部晶面交會于一第一點，該第一點低于該半導體基板的該表面。

7.如權利要求6所述的集成電路，其中該第二側包括：

一第二上部晶面從該頂部晶面延伸至該高電壓P型阱中；以及

一第二下部晶面從該底部晶面延伸朝向該第二上部晶面，其中該第二上部晶面與該第二下部晶面交會于一第二點，該第二點低于該半導體基板的該表面，且該第一點與該第二點延伸至該半導體基板的該表面下方的一第二距離。

8.如權利要求6所述的集成電路，其中該柵極包括一柵極介電質、一柵極電極以及多個側壁間隙壁，所述多個側壁間隙壁被該柵極介電質和該柵極電極隔離，該第一點位于所述多個側壁間隙壁的一個側壁間隙壁之下。

9.如權利要求1所述的集成電路，其中該外延P型源極延伸至高于該半導體基板的該表面。

10.一種集成電路，包括：

一半導體基板，具有一高電壓P型阱與一高電壓N型阱；

一高電壓裝置，位于該半導體基板之上，其中該高電壓裝置包括一外延N型源極設置于該高電壓P型阱中，一外延N型漏極設置于該高電壓N型阱中，以及一柵極位于該半導體基板的一表面上的該高電壓P型阱與該高電壓N型阱之間；

一隔離N阱，于該高電壓P型阱中，其中該外延N型源極延伸到該隔離N阱之中；

一隔離結構，包括一介電材料并延伸進入該半導體基板中，其中隔離N阱在該外延N型源極和該隔離結構下方延伸；

一P+摻雜區域，于該高電壓P型阱中且與該隔離結構相鄰；以及

一N型輕摻雜擴散區域，設置于該高電壓P型阱中并且與該柵極的邊緣對準。

11.如權利要求10所述的集成電路，其中該外延N型源極與該外延N型漏極是磷化硅。

12.如權利要求10所述的集成電路，其中該外延N型源極與該外延N型漏極具有六邊形形狀。

13.如權利要求10所述的集成電路，其中該外延N型源極的一部分延伸于該高電壓P型阱的一最上方表面之上一距離，且該距離大于該柵極的一高度。