[發明專利]一種基于LUT特征提取和機器學習的硬件木馬檢測方法在審
| 申請號： | 202210366564.1 | 申請日： | 2022-04-08 |
| 公開（公告）號： | CN114861573A | 公開（公告）日： | 2022-08-05 |
| 發明（設計）人： | 武玲娟;胡偉;李一瑋 | 申請（專利權）人： | 西北工業大學 |
| 主分類號： | G06F30/327 | 分類號： | G06F30/327;G06F30/34;G06K9/62 |
| 代理公司： | 西安凱多思知識產權代理事務所(普通合伙) 61290 | 代理人： | 趙革革 |
| 地址： | 710072 *** | 國省代碼： | 陜西;61 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 基于 lut 特征 提取 機器 學習 硬件 木馬 檢測 方法 | ||
1.一種基于LUT特征提取和機器學習的硬件木馬檢測方法，其特征在于，包括如下步驟：
步驟1：輸入嵌入硬件木馬的集成電路設計作為訓練集；
步驟2：使用FPGA綜合工具將訓練集中的集成電路設計綜合成FPGA網表；
步驟3：對FPGA網表進行硬件木馬特征提取：針對FPGA網表中的每個信號的4層扇入邏輯，提取每層扇入包含的低翻轉LUT的個數，得到每個信號的4維量化特征值；所述低翻轉LUT指二進制初始化向量中1或者0的個數小于2個的LUT；將每個信號的4維量化特征值作為訓練數據集；
步驟4：使用訓練數據集，對機器學習分類器進行訓練，生成最優硬件木馬分類器，用于將集成電路設計分為木馬節點和正常節點；
步驟5：使用FPGA綜合工具將待檢測集成電路設計綜合成待測FPGA網表；
步驟6：對待測FPGA網表進行硬件木馬特征提取，得到待測FPGA網表的每個信號的4維量化特征值；
步驟7：將步驟6得到的待測量化特征值輸入到步驟4生成的最優硬件木馬分類器中，將待檢測集成電路設計分為木馬節點和正常節點，從而實現木馬檢測。
2.根據權利要求1所述的一種基于LUT特征提取和機器學習的硬件木馬檢測方法，其特征在于，所述嵌入硬件木馬的集成電路設計和待檢測集成電路設計均以寄存器傳輸級代碼的形式輸入。
3.根據權利要求1所述的一種基于LUT特征提取和機器學習的硬件木馬檢測方法，其特征在于，所述機器學習分類器為隨機森林或支持向量機或神經網絡分類器，用于完成二分類任務。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于西北工業大學，未經西北工業大學許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202210366564.1/1.html，轉載請聲明來源鉆瓜專利網。
