[發明專利]基于FPGA的波特率自適應串口通信擴展裝置及方法

有效

• 申請號: 202210361098.8
• 申請日: 2022-04-07
• 公開（公告）號: CN114706810B
• 公開（公告）日: 2023-07-18
• 發明（設計）人: 蒲永材;孫梧雨;張雄林;王文俊;劉杰;譚晟吉;李彥平;鄒佳鑫;柏森洋;尹得智
• 申請（專利權）人: 中國兵器裝備集團自動化研究所有限公司
• 主分類號: G06F13/42
• 分類號: G06F13/42;G06F15/78
• 代理公司: 成都行之專利代理有限公司 51220
• 代理人: 梁田

本發明公開了基于FPGA的波特率自適應串口通信擴展裝置及方法，該裝置包括總路串口接口芯片、邏輯處理器FPGA和多個支路串口接口芯片；邏輯處理器FPGA，用于接收總路串口接口芯片發送過來的總串口數據，采用自適應串口波特率計算法自動識別第一總串口波特率，并解析接收串口數據，通過預先設置的幀格式，將總串口數據通過各個第一支串口輸出；及接收多個支路串口接口芯片發送過來的支串口數據，采用上述同樣的計算法自動識別第二支串口波特率，并解析接收串口數據，通過預先設置的幀格式，將各個支串口數據合并后通過第二總串口發出。本發明電路簡單，適用于串口數量不夠、波特率明確、波特率可能經常變化的應用環境中。

技術領域

本發明涉及串口通信技術領域，具體涉及基于FPGA的波特率自適應串口通信擴展裝置及方法。

背景技術

串口通信是指單方向利用一跟數據線一位一位的進行數據傳輸，利用簡單的線纜即可實現數據傳輸，設備簡單，成本低，目前常用的串口通信方式及異步串行通信UART，UART以一個字符為傳輸單位，通信中兩個字符間的時間間隔多少是不固定的，然而在同一個字符中的兩個相鄰位之間的時間間隔是固定的。數據傳輸速率用波特率來進行表示，即每秒鐘傳輸的二進制位數，常用的波特率有2400bps、9600bps、51200bps、115200bps等。UART的一個字符一般包含起始位、數據位、校驗位、停止位，起始位：先發出一個邏輯“0”信號，表示傳輸字符的開始；數據位：可以是5～8位邏輯“0”或、“1”，如ASCII碼(7位)，擴展BCD碼(8位)，小端傳輸；校驗位：數據位加上這一位后，使得“1”的位數應為偶數(偶校驗)或奇數(奇校驗)；停止位：它是一個字符數據的結束標志。可以是1位、1.5位、2位的高電平；空閑位：即UART字符傳輸之間的空閑狀態，處于邏輯“1”狀態。

目前電子行業中，進行串口通信接口的擴展主要通過專用ASCI芯片進行(ASCI:Application?Specific?Intergrated?Circuits，即專用集成電路)，專用ASCI芯片一般為并行接口或者高速串行接口，實現方案相對比較麻煩，不同的使用場景中需要采用不同的設計，并且一般的串行接口擴展設計沒有采用波特率自適應設計，導致外界設備波特率變化時，該擴展裝置需要通過硬件重新更改配置或者通過軟件參數進行波特率修改，可用性大大降低。對于串行接口的波特率自適應技術，已有技術主要方法步驟為：利用一種較高采樣率對輸入信號進行采集，將采集后的數據進行緩存；檢測所述串口接收數據線上接收的目標信號的特征參數，當特征參數滿足預設條件時根據目標信號變化的寬度，確定第二種采樣率，利用第二種采樣率對目標信號進行采樣，得到新的采樣數據；利用第二種采樣率對以及采樣的數據進行重構，將重構后的數據與新采樣的數據進行緩存；根據波特率與最小數據寬度的關系，確定緩存數據的疑似波特率；利用疑似波特率對緩存的數據進行解析；利用預設的波特率判決標準對解析后的數據進行判決，當所述解析后的數據滿足預設的波特率判決標準時，確定所述疑似波特率為正確波特率。

因此，現有技術中一般通過專用ASCI芯片進行串口通信擴展，專用ASCI芯片一般為并行接口或者高速串行接口，實現方案相對比較麻煩，在不同的應用場景中，需要進行特殊設計，通用行不高，專用ASIC串口通信擴展芯片波特率一般通過內部時鐘分頻產生，時鐘源由ASCI芯片外掛晶振提供，由于外接晶振時鐘頻率固定，因此其波特率只能是幾個常用的固定值，不能滿足有些特殊場景的應用；目前現有的串口波特率自適應技術邏輯上比較復雜，需要進行多次不同時鐘頻率的數據采樣，對軟件邏輯設計的時序要求較高，并且通過多次采樣、多級數據緩存的方式，會造成波特率檢測速度較慢，實時性不夠高。

針對現有技術中的上述缺點，有必要提出一種基于FPGA的串口通信擴展裝置，并且能夠根據對外通信設備的波特率自適應調整自身波特率。

發明內容