[發(fā)明專利]三維存儲器及其制備方法、存儲系統(tǒng)、電子設備在審
| 申請?zhí)枺?/td> | 202210353628.4 | 申請日: | 2022-04-06 |
| 公開(公告)號: | CN114823699A | 公開(公告)日: | 2022-07-29 |
| 發(fā)明(設計)人: | 羅佳明;張坤;吳林春 | 申請(專利權(quán))人: | 長江存儲科技有限責任公司 |
| 主分類號: | H01L27/1157 | 分類號: | H01L27/1157;H01L27/11575;H01L27/11582 |
| 代理公司: | 北京英思普睿知識產(chǎn)權(quán)代理有限公司 16018 | 代理人: | 劉瑩;聶國斌 |
| 地址: | 430000 湖北省武*** | 國省代碼: | 湖北;42 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 三維 存儲器 及其 制備 方法 存儲系統(tǒng) 電子設備 | ||
本申請?zhí)峁┝艘环N三維存儲器及其制備方法、存儲系統(tǒng)、電子設備。三維存儲器的制備方法包括:形成疊層結(jié)構(gòu),并形成穿過所述疊層結(jié)構(gòu)的溝道結(jié)構(gòu),其中所述溝道結(jié)構(gòu)沿第一方向和第二方向分別呈多列和多行布置;形成分別與所述溝道結(jié)構(gòu)的多列對應的、沿所述第一方向延伸的多個位線,其中多個所述位線分別與對應列的所述溝道結(jié)構(gòu)的第一端電連接;以及形成分別與所述溝道結(jié)構(gòu)的多行對應的、沿所述第二方向延伸的多個源極線,其中多個所述源極線分別與對應行的所述溝道結(jié)構(gòu)的、與所述第一端相對的第二端電連接。
技術(shù)領(lǐng)域
本申請涉及半導體技術(shù)領(lǐng)域,更具體地,涉及三維存儲器及其制備方法、存儲系統(tǒng)、電子設備。
背景技術(shù)
隨著市場對存儲器存儲密度要求的不斷提高,二維存儲器的關(guān)鍵尺寸的縮小已經(jīng)達到了規(guī)模量產(chǎn)技術(shù)上的極限,為了進一步提高存儲容量、降低成本,提出了三維結(jié)構(gòu)的存儲器。
在三維存儲器中包括與溝道結(jié)構(gòu)中的溝道層電連接的位線。在分區(qū)控制的三維存儲器中,為保證每個位線連接一個存儲單元串,需要增加位線的數(shù)量,這樣相鄰位線的密度會進一步增大,相鄰位線之間的間隔變小。這不僅增加了制作工藝的難度,還增加了相鄰位線之間的短路風險。
發(fā)明內(nèi)容
本申請?zhí)峁┝艘环N三維存儲器的制備方法,該三維存儲器的制備方法包括:形成疊層結(jié)構(gòu),并形成穿過所述疊層結(jié)構(gòu)的溝道結(jié)構(gòu),其中所述溝道結(jié)構(gòu)沿第一方向和第二方向分別呈多列和多行布置;形成分別與所述溝道結(jié)構(gòu)的多列對應的、沿所述第一方向延伸的多個位線,其中多個所述位線分別與對應列的所述溝道結(jié)構(gòu)的第一端電連接;以及形成分別與所述溝道結(jié)構(gòu)的多行對應的、沿所述第二方向延伸的多個源極線,其中多個所述源極線分別與對應行的所述溝道結(jié)構(gòu)的、與所述第一端相對的第二端電連接。
在一個實施方式中,通過向所述多個位線和所述多個源極線供電以尋址任一溝道結(jié)構(gòu)。
在一個實施方式中,相鄰兩個所述位線之間的距離大于或等于相鄰兩列所述溝道結(jié)構(gòu)之間的間隔距離;以及相鄰兩個所述源極線之間的距離大于或等于相鄰兩行所述溝道結(jié)構(gòu)之間的間隔距離。
在一個實施方式中,所述第一方向和所述第二方向的夾角小于或等于90°。
在一個實施方式中,所述疊層結(jié)構(gòu)形成在襯底上,其中,形成穿過所述疊層結(jié)構(gòu)的溝道結(jié)構(gòu)包括:形成穿過所述疊層結(jié)構(gòu)并延伸至所述襯底的溝道孔;在所述溝道孔內(nèi)形成外延層;以及在所述外延層上形成溝道結(jié)構(gòu),其中所述溝道結(jié)構(gòu)包括功能層和溝道層。
在一個實施方式中,所述位線和所述源極線分別與所述溝道層的第一端和第二端電連接,其中,所述溝道層的第一端遠離所述襯底,所述溝道層的第二端靠近所述襯底。
在一個實施方式中,在每行所述溝道層的第二端形成沿第二方向延伸的源極線包括:去除所述襯底、所述外延層以及所述功能層的至少一部分以暴露所述溝道層的第二端;以及在每行所述溝道層的第二端形成沿第二方向延伸的源極線。
在一個實施方式中,所述方法還包括:對所述溝道層的第二端進行摻雜。
在一個實施方式中,所述方法還包括:在所述溝道層的第二端形成導電層,并對所述導電層進行平坦化處理;以及在所述導電層上形成沿所述第二方向延伸的源極線。
在一個實施方式中,形成疊層結(jié)構(gòu)包括:在襯底上交替堆疊絕緣層和犧牲層以形成所述疊層結(jié)構(gòu)。
在一個實施方式中,所述方法還包括:處理所述絕緣層和所述犧牲層以形成多個階梯臺階,其中,所述犧牲層的一部分作為所述階梯臺階的上表面被暴露;形成穿過所述疊層結(jié)構(gòu)的通孔和穿過所述階梯臺階的虛擬溝道結(jié)構(gòu);以及經(jīng)由所述通孔將所述犧牲層置換為柵極層。
在一個實施方式中,所述方法還包括:在所述柵極層被暴露的部分的表面形成與所述柵極層連接的字線接觸。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于長江存儲科技有限責任公司,未經(jīng)長江存儲科技有限責任公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202210353628.4/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L27-00 由在一個共用襯底內(nèi)或其上形成的多個半導體或其他固態(tài)組件組成的器件
H01L27-01 .只包括有在一公共絕緣襯底上形成的無源薄膜或厚膜元件的器件
H01L27-02 .包括有專門適用于整流、振蕩、放大或切換的半導體組件并且至少有一個電位躍變勢壘或者表面勢壘的;包括至少有一個躍變勢壘或者表面勢壘的無源集成電路單元的
H01L27-14 . 包括有對紅外輻射、光、較短波長的電磁輻射或者微粒子輻射并且專門適用于把這樣的輻射能轉(zhuǎn)換為電能的,或適用于通過這樣的輻射控制電能的半導體組件的
H01L27-15 .包括專門適用于光發(fā)射并且包括至少有一個電位躍變勢壘或者表面勢壘的半導體組件
H01L27-16 .包括含有或不含有不同材料結(jié)點的熱電元件的;包括有熱磁組件的





