[發(fā)明專利]三維存儲器及其制備方法、存儲系統(tǒng)、電子設(shè)備

在審

• 申請?zhí)枺?/td>: 202210353628.4
• 申請日: 2022-04-06
• 公開（公告）號: CN114823699A
• 公開（公告）日: 2022-07-29
• 發(fā)明（設(shè)計）人: 羅佳明;張坤;吳林春
• 申請（專利權(quán)）人: 長江存儲科技有限責(zé)任公司
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L27/11575;H01L27/11582
• 代理公司: 北京英思普睿知識產(chǎn)權(quán)代理有限公司 16018
• 代理人: 劉瑩;聶國斌

1.一種三維存儲器的制備方法，其特征在于，包括：

形成疊層結(jié)構(gòu)，并形成穿過所述疊層結(jié)構(gòu)的溝道結(jié)構(gòu)，其中所述溝道結(jié)構(gòu)沿第一方向和第二方向分別呈多列和多行布置；

形成分別與所述溝道結(jié)構(gòu)的多列對應(yīng)的、沿所述第一方向延伸的多個位線，其中多個所述位線分別與對應(yīng)列的所述溝道結(jié)構(gòu)的第一端電連接；以及

形成分別與所述溝道結(jié)構(gòu)的多行對應(yīng)的、沿所述第二方向延伸的多個源極線，其中多個所述源極線分別與對應(yīng)行的所述溝道結(jié)構(gòu)的、與所述第一端相對的第二端電連接。

2.根據(jù)權(quán)利要求1所述的制備方法，其特征在于，通過向所述多個位線和所述多個源極線供電以尋址任一溝道結(jié)構(gòu)。

3.根據(jù)權(quán)利要求1所述的制備方法，其特征在于，

相鄰兩個所述位線之間的距離大于或等于相鄰兩列所述溝道結(jié)構(gòu)之間的間隔距離；以及

相鄰兩個所述源極線之間的距離大于或等于相鄰兩行所述溝道結(jié)構(gòu)之間的間隔距離。

4.根據(jù)權(quán)利要求1所述的制備方法，其特征在于，所述第一方向和所述第二方向的夾角小于或等于90°。

5.根據(jù)權(quán)利要求1所述的制備方法，其特征在于，所述疊層結(jié)構(gòu)形成在襯底上，其中，形成穿過所述疊層結(jié)構(gòu)的溝道結(jié)構(gòu)包括：

形成穿過所述疊層結(jié)構(gòu)并延伸至所述襯底的溝道孔；

在所述溝道孔內(nèi)形成外延層；以及

在所述外延層上形成溝道結(jié)構(gòu)，其中所述溝道結(jié)構(gòu)包括功能層和溝道層。

6.根據(jù)權(quán)利要求5所述的制備方法，其特征在于，所述位線和所述源極線分別與所述溝道層的第一端和第二端電連接，其中，所述溝道層的第一端遠(yuǎn)離所述襯底，所述溝道層的第二端靠近所述襯底。

7.根據(jù)權(quán)利要求5所述的制備方法，其特征在于，在每行所述溝道層的第二端形成沿所述第二方向延伸的源極線包括：

去除所述襯底、所述外延層以及所述功能層的至少一部分以暴露所述溝道層的第二端；以及

在每行所述溝道層的第二端形成沿所述第二方向延伸的源極線。

8.根據(jù)權(quán)利要求7所述的制備方法，其特征在于，所述方法還包括：

對所述溝道層的第二端進(jìn)行摻雜。

9.根據(jù)權(quán)利要求7或8所述的制備方法，其特征在于，所述方法還包括：

在所述溝道層的第二端形成導(dǎo)電層，并對所述導(dǎo)電層進(jìn)行平坦化處理；以及

在所述導(dǎo)電層上形成沿所述第二方向延伸的所述源極線。

10.根據(jù)權(quán)利要求5所述的方法，其特征在于，形成疊層結(jié)構(gòu)包括：

在襯底上交替堆疊絕緣層和犧牲層以形成所述疊層結(jié)構(gòu)。

11.根據(jù)權(quán)利要求10所述的制備方法，其特征在于，所述方法還包括：

處理所述絕緣層和所述犧牲層以形成多個階梯臺階，其中，所述犧牲層的一部分作為所述階梯臺階的上表面被暴露；

形成穿過所述疊層結(jié)構(gòu)的通孔和穿過所述階梯臺階的虛擬溝道結(jié)構(gòu)；以及

經(jīng)由所述通孔將所述犧牲層置換為柵極層。

12.根據(jù)權(quán)利要求11所述的制備方法，其特征在于，所述方法還包括：

在所述柵極層被暴露的部分的表面形成與所述柵極層連接的字線接觸。

13.根據(jù)權(quán)利要求10-12中任一項(xiàng)所述的制備方法，其特征在于，所述方法還包括：

所述疊層結(jié)構(gòu)遠(yuǎn)離所述襯底的一側(cè)連接外圍電路芯片，其中，所述外圍電路芯片包括外圍電路。