[發明專利]測試芯片的焊盤排布方法、設計方法及系統、測試芯片

在審

• 申請號: 202210344491.6
• 申請日: 2022-03-31
• 公開（公告）號: CN114722772A
• 公開（公告）日: 2022-07-08
• 發明（設計）人: 楊璐丹;潘偉偉;尤炎;萬晶;曾祥芮
• 申請（專利權）人: 杭州廣立微電子股份有限公司
• 主分類號: G06F30/398
• 分類號: G06F30/398
• 代理公司: 江蘇坤象律師事務所 32393
• 代理人: 趙新民

本發明提供一種測試芯片的焊盤排布方法，包括：在測試芯片上以兩個焊盤組在第一方向上間隔交錯擺放焊盤的方式，擺放多個焊盤組，形成若干個沿著第一方向的焊盤序列；在所述焊盤序列的兩側區域，分別形成所述焊盤序列中焊盤的可選區域，實現對焊盤的可選區域的布局，用于焊盤連接其可選區域內的測試對象引腳以形成測試通路。通過交錯焊盤的擺放策略，在整個芯片中排出更多的可選區域；在繼續支持單排獨立測試或雙排并行測試的情況下，能夠在測試芯片上連出更多的待測器件。本發明還提供的測試芯片設計方法、測試芯片設計系統及測試芯片具有相應優勢。

技術領域

本發明屬于半導體設計和生產技術領域，尤其涉及一種測試芯片的焊盤排布方法及測試芯片設計方法、設計系統，還有相應的測試芯片。

背景技術

由于先進工藝流片成本極高，單次流片中希望規劃盡可能多的可選區域用于直連測試，從而降低每個測試結構的面積成本，因此優化面積利用率的焊盤擺放策略很關鍵。芯片外的探針卡規格將制約芯片內焊盤的形狀、尺寸、分布方式，并最終決定可選區域的數量和位置。

根據芯片測試結構和測試需求的不同，一種焊盤的分布做法是焊盤采用比內部互聯金屬層更高層的金屬制作，直接在測試結構上方按面積陣列方式排列。這種面積陣列方式的焊盤設計方案考慮到片上直連測試芯片去除了原產品芯片所有后段金屬與通孔，整個芯片的面積都可用來鋪設金屬層的焊盤而不會造成與內部連接的短路。

如圖1所示，在這種陣列中，焊盤組中的相鄰焊盤在行方向、列方向上預設的間幅值分別可記為pitchX、pitchY；焊盤的設計尺寸在行方向、列方向上的預設值相應的分別可記為sizeX、sizeY。在傳統的設計中，為了保證探針之間有足夠的間隔空間避免誤觸短路。焊盤之間的距離不小于焊盤本身的邊長。

采用面積陣列方式的焊盤設計方案的一種測試芯片的焊盤排布做法中，每一個焊盤組由兩行焊盤構成，分別在焊盤行的兩側形成了若干待測器件可選區域，其中焊盤數量和待測器件數量的比值取決于每種待測器件測試所需的連接端口數。根據產品芯片規模，將上述焊盤組致密地鋪滿芯片表面，完成所有可選區域的布局。若用單行探針卡進行測試時，同一個探針組內同一時間只有一行焊盤會接觸探針；若用雙行探針卡進行測試時，同一個探針組內兩行焊盤同時接觸探針，加快100%的測試速度。但現有的做法中還是存在缺陷。其中一個缺陷在于焊盤的間距受到探針的間距制約，而且間距空間僅用于走線，不能從中選擇待測器件。這個缺陷限制了在整個芯片中排出更多的可選區域，也限制了在每個可選區域內的選擇器件實例的余地。

芯片測試結構和測試需求的日益發展除了需要進一步優化焊盤的排布方法，還對測試芯片的設計方法提出了更高的要求。

芯片產品是多樣化的，而每個芯片的設計成熟度和對工藝的敏感度均不同，甚至可能存在巨大差異，因此在芯片導入的過程中，會出現很多在工藝開發階段未發現或未重視的各種問題，導致工藝開發和產品導入脫節。在傳統測試芯片工藝下，用戶只能通過對測試芯片中的測試結構進行測試，來推斷產品芯片中相應器件的狀態。然而，隨著工藝節點的不斷演進，產品芯片中器件與測試芯片中測試結構因所面臨的物理環境不同而產生的差異逐漸體現。需要研究如何利用真實的產品芯片來設計內置測試芯片的方法，從而實現對產品芯片關鍵器件在真實物理環境下的測試。這對于芯片產品成品率的提升具有重大的意義。

發明內容

本發明是為解決上述現有技術的全部或部分問題，本發明一方面提供了一種測試芯片的焊盤排布方法。本發明的還提供了測試芯片設計方法及系統，基于本發明的焊盤排布方法，適用于利用真實的產品芯片來設計內置測試芯片。本發明還提供了一種采用本發明的測試芯片設計方法設計的測試芯片。