[發明專利]一種光阻層移除方法及半導體器件的制作方法

有效

• 申請號: 202210336244.1
• 申請日: 2022-04-01
• 公開（公告）號: CN114420547B
• 公開（公告）日: 2022-06-07
• 發明（設計）人: 宋富冉;周儒領;黃厚恒
• 申請（專利權）人: 合肥晶合集成電路股份有限公司
• 主分類號: H01L21/027
• 分類號: H01L21/027;H01L21/266;H01L21/8244;H01L27/11
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 王積毅

本發明提供一種光阻層移除方法及半導體器件的制作方法，所述光阻層移除方法包括以下步驟：提供一半導體層；形成抗反射層于所述半導體層上；形成光阻層于所述抗反射層上；蝕刻所述光阻層和所述抗反射層，形成圖案化的所述光阻層和所述抗反射層；以所述光阻層和所述抗反射層為掩膜，向所述半導體層植入離子；以及移除所述光阻層和所述抗反射層。通過本發明提供的一種光阻層移除方法及半導體器件的制作方法，能夠解決光阻殘留問題。

技術領域

本發明涉及半導體技術領域，特別是涉及一種光阻層移除方法及半導體器件的制作方法。

背景技術

靜態隨機存取存儲器（Static Random-Access Memory，SRAM）是一種集成半導體器件，在SRAM的制作過程中，進行N型離子和P型離子植入后或者蝕刻后，需要移除光阻時，在光阻底部會由于拐角結構，出現光阻殘留。殘留的光阻會影響有源區，從而影響離子植入的效果。且在植入N型離子和P型離子后，在NMOS和PMOS相鄰區域會存在交叉擴散。若直接調整光阻層中的特征尺寸，或者調整曝光條件，會使植入區域的特征尺寸產生非預設的增大，使得NMOS和PMOS相鄰區域的交叉擴散更加嚴重，從而影響靜態隨機存取存儲器的電學性能。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種光阻層移除方法及半導體器件的制作方法，以減少光阻殘留，提升半導體器件的電學性能。

為實現上述目的及其他相關目的，本發明提供了一種光阻層移除方法，包括以下步驟：

一種光阻層移除方法，包括以下步驟：

提供一半導體層；

形成抗反射層于所述半導體層上；

形成光阻層于所述抗反射層上；

蝕刻所述光阻層和所述抗反射層，形成圖案化的所述光阻層和所述抗反射層；

以所述光阻層和所述抗反射層為掩膜，向所述半導體層植入離子；以及

移除所述光阻層和所述抗反射層。

在本發明一實施例中，應用于設置在靜態隨機存取存儲器中的多種光阻層布局結構。

一種半導體器件的制作方法，包括以下步驟：

提供一襯底；

所述襯底包括并排設置的多個類型不同的阱區，且每個所述阱區內包括至少一個有源區；

形成多晶硅層于所述有源區上；

在不同的所述阱區上，形成抗反射層于所述多晶硅層上；

形成光阻層于所述抗反射層上；

蝕刻位于不同的所述阱區上的所述光阻層和所述抗反射層；

向所述有源區植入離子；以及

移除所述光阻層和所述抗反射層。

在本發明一實施例中，所述半導體器件的制作方法還包括：

在形成所述多晶硅層前，在所述襯底上形成多個溝槽隔離結構；以及

在形成所述多晶硅層后，形成抗反射層于所述溝槽隔離結構上與所述多晶硅層上。

在本發明一實施例中，所述襯底上包括并排設置的第一阱區、第二阱區和第三阱區，所述第二阱區位于所述第一阱區和所述第三阱區之間，且所述第一阱區和第三阱區為第一類型阱區，所述第二阱區為第二類型阱區，其中，所述第一類型阱區與第二類型阱區的類型不同。

在本發明一實施例中，在蝕刻光阻層和所述抗反射層時，所述光阻層的寬度與所述抗反射層的寬度相等。