[發明專利]半導體結構及其制造方法

在審

• 申請號: 202210335847.X
• 申請日: 2022-03-31
• 公開（公告）號: CN114843265A
• 公開（公告）日: 2022-08-02
• 發明（設計）人: 宋璐瑤;樊航;吳健;時磊;許曙明
• 申請（專利權）人: 力來托半導體（上海）有限公司
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L25/18;H01L21/82;H01L21/50;H02M1/084;H02M1/088;H02M1/44;H02M3/158
• 代理公司: 北京清大紫荊知識產權代理有限公司 11718
• 代理人: 黎飛鴻;鄭純

一種半導體結構，包括至少一個第一芯片，該第一芯片包括半導體襯底和形成在該襯底上表面上的有源層、形成在該第一芯片的有源層中的一個或多個橫向金屬氧化物半導體器件。所述半導體結構還包括設置在該第一芯片的半導體襯底背面的至少一第一集成電容器。該第一集成電容器包括與襯底背面電連接的第一導電層、在第一導電層上表面的至少一部分上形成的絕緣層，以及在絕緣層上表面的至少一部分上形成的第二導電層。

技術領域

本發明主要涉及電氣、電子和計算機技術，更具體地，涉及改進的Bipolar-CMOS-DMOS(BCD)結構。

背景技術

20世紀50年代集成電路(IC)問世后，出現了以下幾種基礎技術路線的分支：發明于20世紀50年代的雙極結晶體管(Bipolar)技術；發明于20世紀60年代的互補金屬氧化物半導體(CMOS)器件；以及發明于20世紀70年代的雙擴散金屬氧化物半導體(DMOS)器件。然而，從20世紀80年代初開始，有時候需要同時運用這三種技術，以滿足更高的電壓和更快的開關速度要求。顧名思義，BCD技術結合了Bipolar、CMOS和DMOS技術的優點，將其集成在同一個IC封裝中。因此，BCD技術已成為廣泛應用的平臺，如電源管理集成電路(PMIC)、模擬集成電路和射頻集成電路。

然而，Bipolar、CMOS和DMOS技術的集成帶來了一些設計上的挑戰。例如，將低壓CMOS器件與高壓DMOS器件集成會增加整個芯片設計中的閂鎖效應(latch-up)和噪聲，因此必須小心有效地將低壓和高壓器件彼此隔離。對于固定面積芯片，低壓和高壓器件之間所需的隔離空間會顯著減少可用的有源芯片(active chip)面積，或者以其他方式增加芯片的總體尺寸。在傳統設計中，安裝在電路板上或芯片封裝內部的片外(off-chip)或分立電容器(discrete capacitors)通常用于降低噪聲和穩定電源電壓。然而，這增加了模塊的尺寸。此外，電容器和高壓器件之間的電氣連接通常會引入顯著的寄生阻抗(主要是電感和電容)，從而降低高頻性能。

發明內容

本發明在一個或多個示意性的實施例中，有益地提供了一種增強Bipolar-CMOS-DMOS(BCD)器件，以及用于制造這種器件的方法。本發明的實施例包括三維(3D)結構，其中低壓Bipolar器件和CMOS器件和/或電路有益地以相對于高壓DMOS器件和/或電路堆疊的方式進行布置。3D結構包括背面器件和無源元件，例如使用橫向金屬氧化物半導體(MOS)技術形成的集成電容器，其有益地消除或至少減少雜散阻抗(尤其是寄生電感)，以減少開關節點(SW)上的噪聲和電壓尖峰，從而提供優異的高頻性能。

根據本發明的一個實施方式，一種半導體結構至少包括第一芯片，該第一芯片包括半導體襯底和形成在該襯底上表面上的有源層，一個或多個橫向金屬氧化物半導體器件形成于該第一芯片的有源層中。該BCD結構至少還包括第一集成電容器，該電容器設置在該第一芯片的半導體襯底的背面。該第一集成電容器包括與所述襯底背面電連接的第一導電層、形成在至少一部分的第一導電層上表面上的絕緣層，以及形成在至少一部分絕緣層上表面上的第二導電層。

根據本發明的另一個實施方式，一種半導體結構的制造方法包括：至少形成第一芯片，該第一芯片包括半導體襯底和形成在該襯底上表面上的有源層，一個或多個橫向MOS器件形成于該第一芯片的有源層中；以及在所述第一芯片的所述半導體襯底的背面上至少形成第一集成電容器，所述第一集成電容器包括與所述襯底的背面電連接的第一導電層、形成在第一導電層的至少一部分上表面上的絕緣層，以及形成在絕緣層至少一部分上表面上的第二導電層。

根據本發明的又一實施方式，一種三維BCD結構包括至少一個第一芯片，該第一芯片包括至少一個功率MOS晶體管，以及至少一個第二芯片，該第二芯片包括相對于第一芯片設為堆疊布置的驅動電路。該BCD結構還至少包括第一集成電容器，該第一集成電容器布置在該第一和第二芯片之間，并電耦合到至少一個驅動電路和至少一個功率MOS晶體管。