[發明專利]一種半導體器件的制備方法及半導體器件

在審

• 申請號: 202210325853.7
• 申請日: 2022-03-29
• 公開（公告）號: CN114725118A
• 公開（公告）日: 2022-07-08
• 發明（設計）人: 張鵬飛;陳金星;李貝貝
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/11551;H01L27/1157;H01L27/11578
• 代理公司: 深圳紫藤知識產權代理有限公司 44570
• 代理人: 呂姝娟

本公開提供一種半導體器件的制備方法及半導體器件，包括在襯底上形成第一堆疊層，所述第一堆疊層包括位于所述第一堆疊層兩端的第一連接區堆疊層、以及位于所述第一連接區堆疊層之間的第二連接區堆疊層。然后形成覆蓋所述第一連接區堆疊層和所述第二連接區堆疊層的保護層，最后對保護層未覆蓋的所述第一堆疊層進行刻蝕。其中，所述第一連接區堆疊層在第二方向的寬度大于所述第二連接區堆疊層在第二方向的寬度，因此不會導致第一連接區堆疊層和第一連接區堆疊層附近的第二連接區堆疊層上的保護層偏薄，由此可以減少第一連接區堆疊層和附近第二連接區堆疊層上的保護層被側掏，進而使保護層能夠有效保護第一連接區堆疊層和第二連接區堆疊層。

技術領域

本公開總體上涉及電子器件，并且更具體的，涉及一種半導體器件的制備方法及半導體器件。

背景技術

由于三維存儲器的功耗低、質量輕、并且屬于性能優異的非易失存儲產品，在電子產品中得到了越來越廣泛的應用。但同時用戶對三維存儲器的期望值與要求也越來越高。隨著層數的增多，半導體工藝和制造技術變得具有挑戰性。

發明內容

本公開的目的在于提供一種半導體器件的制備方法及半導體器件，旨在通過增加第一連接區堆疊層的寬度，使連接結構被有效保護。

一方面，本公開提供一種半導體器件的制備方法，包括：

提供襯底；

在所述襯底上形成第一堆疊層，所述第一堆疊層包括位于所述第一堆疊層在第二方向兩端的第一連接區堆疊層、以及位于所述第一連接區堆疊層之間的第二連接區堆疊層，其中，所述第一連接區堆疊層在所述第二方向的寬度大于所述第二連接區堆疊層在所述第二方向的寬度；

形成覆蓋所述第一連接區堆疊層和所述第二連接區堆疊層的保護層；

形成位于所述保護層下方的連接結構。

進一步優選的，所述第一堆疊層還包括階梯區堆疊層，所述階梯區堆疊層與所述第二連接區堆疊層在所述第二方向上交替設置。

進一步優選的，所述形成覆蓋所述第一連接區堆疊層和所述第二連接區堆疊層的保護層的步驟之前，所述制備方法還包括：

在所述第一連接區堆疊層上形成遮擋層；

在所述第二連接區堆疊層上形成掩模層；

基于所述掩模層和所述遮擋層對所述階梯區堆疊層進行刻蝕，以在所述階梯區堆疊層中形成階梯結構；

去除所述遮擋層和所述掩模層。

進一步優選的，所述形成覆蓋所述第一連接區堆疊層和所述第二連接區堆疊層的保護層的步驟，包括：

在所述第一堆疊層上形成光刻膠層；

對所述光刻膠進行曝光顯影形成圖案化光刻膠層，所述圖案化光刻膠層位于所述第一連接區堆疊層和所述第二連接區堆疊層上作為所述保護層。

進一步優選的，所述形成位于所述保護層下方的連接結構的步驟，包括：

對所述階梯結構繼續向下刻蝕，所述保護層保護所述第一連接區堆疊層和所述第二連接區堆疊層不被刻蝕而形成所述連接結構。

進一步優選的，所述制備方法還包括：

在形成所述第一堆疊層的步驟中，在所述襯底上形成在第一方向上與所述第一堆疊層相鄰設置的第二堆疊層，所述第一方向與所述第二方向垂直；

形成沿垂直于所述襯底的第三方向貫穿所述第二堆疊層的存儲結構。

進一步優選的，所述在形成所述第一堆疊層的步驟中，在所述襯底上形成在第一方向上與所述第一堆疊層相鄰設置的第二堆疊層的步驟，包括：