[發(fā)明專利]一種快速振蕩器振蕩頻率測(cè)試系統(tǒng)及方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202210314526.1
• 申請(qǐng)日: 2022-03-28
• 公開(kāi)（公告）號(hào): CN114740259A
• 公開(kāi)（公告）日: 2022-07-12
• 發(fā)明（設(shè)計(jì)）人: 王磊
• 申請(qǐng)（專利權(quán)）人: 上海華虹宏力半導(dǎo)體制造有限公司
• 主分類號(hào): G01R23/10
• 分類號(hào): G01R23/10;G01R31/28
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 周耀君

本發(fā)明公開(kāi)了一種快速振蕩器振蕩頻率測(cè)試系統(tǒng)及方法，所述測(cè)試系統(tǒng)包括：待測(cè)芯片，包含待測(cè)的振蕩器和/或振蕩頻率校正電路，用于產(chǎn)生待測(cè)振蕩輸出；過(guò)沖增強(qiáng)網(wǎng)絡(luò)，用于將所述待測(cè)芯片的振蕩輸出轉(zhuǎn)換為所需特定阻尼的過(guò)沖振蕩；測(cè)試儀，用于利用其高速數(shù)字通道對(duì)帶有過(guò)沖的振蕩器輸出進(jìn)行采樣，加載測(cè)試程序?qū)Σ蓸拥奶償?shù)據(jù)進(jìn)行歸一化處理以過(guò)濾冗余的采樣信息，并根據(jù)跳變數(shù)據(jù)的歸一化處理結(jié)果計(jì)算獲得測(cè)試頻率。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路技術(shù)領(lǐng)域，特別是涉及一種快速振蕩器振蕩頻率測(cè)試系統(tǒng)及方法。

背景技術(shù)

在現(xiàn)代各種智能設(shè)備中，振蕩器(OSC)是必不可少的部件，隨著電路集成度和設(shè)計(jì)精度的不斷提高，越來(lái)越多的振蕩器開(kāi)始集成到芯片內(nèi)部，甚至?xí)谝粋€(gè)芯片上設(shè)計(jì)2-3個(gè)不同振蕩頻率的振蕩器，比如，為了進(jìn)一步降低智能設(shè)備的功耗，很多設(shè)備會(huì)啟用休眠模式來(lái)節(jié)約能耗，休眠模式下比較典型的節(jié)約能耗的方法是在休眠時(shí)使用較低頻率的振蕩器來(lái)產(chǎn)生系統(tǒng)時(shí)鐘。由于系統(tǒng)時(shí)鐘關(guān)系到整個(gè)系統(tǒng)的工作，所以作為產(chǎn)生系統(tǒng)時(shí)鐘的振蕩器的可靠性要求很高，在精心設(shè)計(jì)的基礎(chǔ)上，量產(chǎn)時(shí)每一顆芯片的振蕩器必須經(jīng)過(guò)嚴(yán)格測(cè)試正常后才能進(jìn)入后道測(cè)試程序，亦即振蕩器振蕩頻率是芯片出廠的必測(cè)項(xiàng)。為了保證芯片振蕩頻率的準(zhǔn)確度，在做晶圓測(cè)試(CP測(cè)試，Chip Probing)時(shí)振蕩器頻率需要修改校正電路的參數(shù)進(jìn)行校正(trimming)，校正后需要重新測(cè)試以驗(yàn)證校正結(jié)果直至確認(rèn)該芯片之振蕩器振蕩頻率合格或確認(rèn)該芯片為壞片。

在數(shù)字集成電路工藝中，通常使用存儲(chǔ)器測(cè)試儀(memory tester)進(jìn)行振蕩器測(cè)試，傳統(tǒng)的測(cè)試方法是利用測(cè)試儀的數(shù)字通道對(duì)振蕩器的輸出信號(hào)進(jìn)行過(guò)采樣(sampling)，將采樣結(jié)果(采樣時(shí)刻的高電平和低電平，記通過(guò)P和失敗F)存儲(chǔ)至測(cè)試儀的捕獲錯(cuò)誤存儲(chǔ)區(qū)(ECR，Error Capture RAM)，在進(jìn)行邏輯判別時(shí)再通過(guò)數(shù)據(jù)調(diào)用語(yǔ)句TPEGetEcrData(TPE_PG2,2,i,ecr_temp)從ECR恢復(fù)/讀出(retrieved，)數(shù)據(jù)至內(nèi)存進(jìn)行處理，如圖1所示，在設(shè)定時(shí)間段內(nèi)，對(duì)振蕩器的輸出(上方的方波)進(jìn)行過(guò)采樣(下方的向上的箭頭)，記采樣周期Ts、采樣次數(shù)為Ns、通過(guò)失敗翻轉(zhuǎn)次數(shù)(P/F toggle numbers)為N_P/F，則振蕩器頻率為

為了獲得穩(wěn)定可靠的準(zhǔn)確測(cè)試結(jié)果，一般單次測(cè)試時(shí)對(duì)輸出波形的采樣點(diǎn)數(shù)比較大，比如50000次，這需要較大的存儲(chǔ)空間，計(jì)算失敗翻轉(zhuǎn)次數(shù)需要讀出所有的數(shù)據(jù)才能進(jìn)行，大量的數(shù)據(jù)不僅浪費(fèi)存儲(chǔ)空間甚至由于存儲(chǔ)空間限制而影響測(cè)試進(jìn)程，而且大量的數(shù)據(jù)的恢復(fù)/讀出也浪費(fèi)較多測(cè)試時(shí)間，尤其是在需要進(jìn)行振蕩頻率校正時(shí)。

發(fā)明內(nèi)容

為克服上述現(xiàn)有技術(shù)存在的不足，本發(fā)明之目的在于提供一種快速振蕩器振蕩頻率測(cè)試系統(tǒng)及方法，以實(shí)現(xiàn)對(duì)待測(cè)芯片的振蕩器的振蕩頻率快速測(cè)試的目的。

為達(dá)上述及其它目的，本發(fā)明提出一種快速振蕩器振蕩頻率測(cè)試系統(tǒng)，包括：

待測(cè)芯片，包含待測(cè)的振蕩器和/或振蕩頻率校正電路，用于產(chǎn)生待測(cè)振蕩輸出；

過(guò)沖增強(qiáng)網(wǎng)絡(luò)，用于將所述待測(cè)芯片的振蕩輸出轉(zhuǎn)換為所需特定阻尼的過(guò)沖振蕩；

測(cè)試儀，用于利用其高速數(shù)字通道對(duì)帶有過(guò)沖的振蕩器輸出進(jìn)行采樣，加載測(cè)試程序?qū)Σ蓸拥奶償?shù)據(jù)進(jìn)行歸一化處理以過(guò)濾冗余的采樣信息，并根據(jù)跳變數(shù)據(jù)的歸一化處理結(jié)果計(jì)算獲得測(cè)試頻率。

優(yōu)選地，所述過(guò)沖增強(qiáng)網(wǎng)絡(luò)通過(guò)利用測(cè)試探針、測(cè)試PCB板固有的寄生容性及感性負(fù)載產(chǎn)生特定阻尼的過(guò)沖。

優(yōu)選地，所述過(guò)沖增強(qiáng)網(wǎng)絡(luò)通過(guò)在測(cè)試PCB板上額外添加RLC失配網(wǎng)絡(luò)以提高過(guò)沖。

優(yōu)選地，根據(jù)所述待測(cè)芯片的振蕩輸出調(diào)整所述過(guò)沖增強(qiáng)網(wǎng)絡(luò)的參數(shù)產(chǎn)生過(guò)沖，使其產(chǎn)生高階阻尼振蕩，檢測(cè)上升沿處的第一個(gè)波峰的幅度V1，獲取該峰值后的兩個(gè)波谷的時(shí)間差確定阻尼震蕩的頻率，以及測(cè)量上升沿后的第二個(gè)峰值的幅度V2，從而設(shè)定高低電平閾值。