[發明專利]半導體裝置

在審

• 申請號: 202210306031.4
• 申請日: 2022-03-25
• 公開（公告）號: CN114883382A
• 公開（公告）日: 2022-08-09
• 發明（設計）人: 吳旭升;梁英強;尚慧玲
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L21/336;H01L29/78
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 聶慧荃

本公開提出一種半導體裝置。半導體裝置包括在基底上方的第一半導體堆疊件，其中第一半導體堆疊件包括彼此分離并沿著基本垂直于基底頂面的方向堆疊的第一半導體層；第二半導體堆疊件位于基底上方，其中第二半導體堆疊件包括彼此分離且沿著基本垂直于基底頂面的方向堆疊的第二半導體層；在第一半導體層的邊緣部分之間和在第二半導體層的邊緣部分之間的內部間隔物；以及位于第一和第二半導體堆疊件之間的一塊體源極/漏極部件，其中塊體源極/漏極部件通過第一氣隙與基底分隔開，且塊體源極/漏極部件通過第二氣隙與內部間隔物分隔開。

技術領域

本發明實施例內容涉及一種半導體裝置，尤其涉及一種可以減少漏電流的半導體裝置，以增進所制得的半導體裝置的性能。

背景技術

集成電路(IC)產業經歷了指數級的成長。已經引入了多柵極裝置(multi-gatedevices)，以通過增加柵極-通道耦合(gate-channel coupling)和降低關閉狀態的電流(off-state current)來改善柵極控制。這樣的多柵極裝置的其中一種是納米片裝置(nanosheet device)。納米片裝置基本上是指具有通道區域的任何裝置，且此通道區域包括分離的多個半導體通道，以及形成在半導體通道的不止一側上(例如，圍繞半導體通道)的一柵極結構或部分的柵極結構。在某些情況下，納米片裝置也可稱為納米線裝置(nanowire device)、納米環裝置(nanoring device)、柵極環繞裝置、全繞式柵極(gate-all-around，GAA)裝置或是多通道橋接裝置(multi-channel bridge device)。納米片晶體管是與傳統的互補金屬氧化物半導體(CMOS)制造的工藝相容，并且允許晶體管可依照比例將尺寸縮小。

然而，制造納米片晶體管是存在著各種挑戰的。例如，在傳統的納米片裝置中，源極/漏極(S/D)部件是從基底和通道半導體層外延生長的。源極/漏極部件和基底之間可能會出現漏電流路徑(leakage path)，這可能會導致電流漏電到基底的深處。在一些實施例中，源極/漏極部件可以物理性的連接圍繞金屬柵極的內部間隔物(inner spacers)。因此，對于薄的內部間隔物，可能會出現源極/漏極(S/D)部件和金屬柵極之間的高寄生電容。此外，與雙柵極裝置(double gate device)(由源極/漏極部件、通道層和環繞的金屬柵極所形成)相比，底部單柵極裝置(bottom single gate device)(由金屬柵極的底部形成、源極/漏極部件以及基底)可能由于較少的柵極控制而產生大量漏電流的問題。因此，實需要更進一步的改良。

發明內容

本發明的一些實施例提供一種半導體裝置。此半導體裝置包括：在一基底上方的第一半導體堆疊件(first semiconductor stack)，其中前述的第一半導體堆疊件包括彼此分離并沿著基本上垂直于前述的基底的一頂面的一方向堆疊的多個第一半導體層；第二半導體堆疊件(second semiconductor stack)位于前述基底的上方，其中前述的第二半導體堆疊件包括彼此分離且沿著基本上垂直于前述的基底的前述頂面的方向堆疊的多個第二半導體層；在前述第一半導體層的邊緣部分之間和在前述第二半導體層的邊緣部分之間的內部間隔物(inner spacers)；以及位于前述第一半導體堆疊件和前述第二半導體堆疊件之間的一塊體源極/漏極部件(bulk source/drain(S/D)feature)，其中前述的塊體源極/漏極部件通過一第一氣隙(first air gap)與前述的基底分隔開來，并且前述的塊體源極/漏極部件是通過第二氣隙(second air gaps)而與前述的內部間隔物分隔開來。