[發明專利]半導體裝置

在審

• 申請號: 202210306008.5
• 申請日: 2022-03-25
• 公開（公告）號: CN114883265A
• 公開（公告）日: 2022-08-09
• 發明（設計）人: 陳柏寧;吳旭升;梁品筑;劉昌淼;林士豪
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L27/088
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 閆華

本公開提出一種半導體裝置。半導體裝置包括半導體堆疊，其包括多個半導體層位于基板上，其中半導體層彼此分開且沿著實質上垂直于基板的上表面的方向堆疊；隔離結構，位于半導體堆疊的底部周圍并分開多個有源區；金屬柵極結構，位于半導體堆疊的通道區上并包覆每一半導體層；柵極間隔物，位于半導體堆疊的源極/漏極區上并沿著金屬柵極結構的頂部的側壁；以及內側間隔物，位于半導體堆疊的源極/漏極區上并沿著金屬柵極結構的下側部分的側壁，且包覆每一半導體層的邊緣部分。

技術領域

本發明實施例涉及半導體裝置與其制作方法，尤其涉及制作場效晶體管如納米片場效晶體管的方法。

背景技術

集成電路產業已經歷指數成長。導入多柵極裝置可增加柵極-通道耦合并降低關閉狀態電流，以改善柵極控制。此多柵極裝置之一為納米片裝置。納米片裝置實質上可視作具有分開的半導體通道的通道區的任何裝置，且其柵極結構或其部分形成于半導體通道的多側上(比如圍繞半導體通道)。在一些例子中，納米片裝置亦可稱作納米線裝置、納米環裝置、柵極圍繞裝置、全繞式柵極裝置、或多通道橋裝置。納米片晶體管可與公知的互補金屬氧化物半導體制作工藝相容，且可大幅縮小晶體管的尺寸。

然而制作納米片晶體管的方法面臨挑戰。舉例來說，公知的納米片裝置中，半導體堆疊底部與金屬柵極之間的隔離材料薄，其會造成高寄生電容于金屬柵極底部與半導體堆疊之間。因此需要改善公知裝置。

發明內容

例示性的半導體裝置包括半導體堆疊，其包括多個半導體層位于基板上，其中半導體層彼此分開且沿著實質上垂直于基板的上表面的方向堆疊；隔離結構，位于半導體堆疊的底部周圍并分開多個有源區；金屬柵極結構，位于半導體堆疊的通道區上并包覆每一半導體層；柵極間隔物，位于半導體堆疊的源極/漏極區上并沿著金屬柵極結構的頂部的側壁；以及內側間隔物，位于半導體堆疊的源極/漏極區上并沿著金屬柵極結構的下側部分的側壁，且包覆每一半導體層的邊緣部分。

另一例示性的半導體裝置包括多個半導體堆疊位于基板上，其中每一半導體堆疊包括彼此分開的半導體層沿著實質上垂直于基板的上表面的方向堆疊；金屬柵極結構，位于半導體堆疊的通道區上并包覆每一半導體層；以及隔離結構，分開半導體堆疊的底部，其中隔離結構包括通道區中的第一形狀以及源極/漏極區中的第二形狀，其中第一形狀與第二形狀不同。

例示性的半導體裝置的形成方法，包括交錯形成第一半導體層與第二半導體層的半導體堆疊于基板上，其中第一半導體層與第二半導體層包括不同材料且沿著實質上垂直于基板的上表面的方向堆疊；形成隔離結構于半導體堆疊的底部周圍；沉積第三半導體層于半導體堆疊與隔離結構上，其中第三半導體層包括的材料與第二半導體層相同；形成虛置柵極結構于半導體堆疊的通道區上；以及沿著虛置柵極結構的側壁形成柵極間隔物，其中柵極間隔物位于第三半導體層上并圍繞第三半導體層。

附圖說明

圖1為本發明一些實施例中，制造半導體裝置所用的方法的流程圖。

圖2為本發明一些實施例中，初始的半導體裝置的三維透視圖。

圖3A至圖13A為本發明一些實施例中，半導體裝置在圖1的方法的中間階段的俯視圖。

圖3B至圖13B為本發明一些實施例中，半導體裝置在圖1的方法的中間階段沿著剖線B-B’的剖視圖。

圖3C至圖13C為本發明一些實施例中，半導體裝置在圖1的方法的中間階段沿著剖線C-C’的剖視圖。

圖3D至圖13D為本發明一些實施例中，半導體裝置在圖1的方法的中間階段沿著剖線D-D’的剖視圖。

圖10E為圖10C中的部分X的放大圖。

附圖標記如下：

B-B',C-C',D-D':平面

G1,G2:坡度