[發明專利]一種基于SIP技術的相控陣雷達信號處理系統級芯片

在審

• 申請號: 202210278767.5
• 申請日: 2022-03-21
• 公開（公告）號: CN114779196A
• 公開（公告）日: 2022-07-22
• 發明（設計）人: 趙佳琪;張宇;全英匯;肖國堯;馮浩軒;吳征程
• 申請（專利權）人: 西安電子科技大學
• 主分類號: G01S7/41
• 分類號: G01S7/41
• 代理公司: 西安嘉思特知識產權代理事務所(普通合伙) 61230
• 代理人: 方婷

本發明涉及一種基于SIP技術的相控陣雷達信號處理系統級芯片，相控陣雷達信號處理系統級芯片包括基板、FPGA芯片、DSP芯片、第一時鐘芯片、第二時鐘芯片、DAC芯片、多個ADC芯片、多個DDR3 SDRAM芯片和FLASH EEPROM芯片。本發明采用SIP技術，將各個芯片的裸片合理地放置于高密度帶腔陶瓷電路基板上，并通過基板內部的線路對各芯片進行連接。在完成相控陣雷達基本功能的同時，將系統進行最小化、低功耗化處理，并提升了系統的穩定性。

技術領域

本發明屬于電子技術領域，涉及一種基于SIP技術的相控陣雷達信號處理系統級芯片。

背景技術

摩爾定律自從提出以來，為半導體行業的發展既指明了道路，又產生了限制。現在半導體行業大致每隔18個月進行一次迭代，固定大小板卡上的元器件數量也在不斷提升，板卡面積也在不斷縮小。不過隨著雷達信號處理系統的功能越來越復雜，器件越來越多，系統的小型化，模塊化的趨勢遠比摩爾定律發展得快，傳統的雷達信號處理系統均使用芯片與PCB板進行設計，在面積大的同時，功耗也比較高，且穩定性不夠，應用到彈頭或者小型載體上也越來越困難。而且，目前大部分雷達信號處理系統多采用國外芯片，在形式如此嚴峻的背景下，往往會受制于人，所以芯片國產化也是我們當今所要面臨的問題。

系統級封裝SIP(System In a Package，系統級封裝)是在SOC(System on Chiptechnology)的基礎上發展起來的一種新技術，相較于傳統的系統芯片設計，SIP封裝是將處理器、存儲器等多種功能晶圓，根據不同的使用場景，集成在一個芯片的封裝內，從而實現一個基本完整功能的封裝方案，具有體積小、重量輕、集成度高、功耗低、成本價格較低等優點。

然而，提供一種體積更小、功耗更低且更加穩定的系統芯片成為了亟待解決的一個重要技術問題。

發明內容

為了解決現有技術中存在的上述問題，本發明提供了一種基于SIP技術的相控陣雷達信號處理系統級芯片。本發明要解決的技術問題通過以下技術方案實現：

本發明實施例提供了一種基于SIP技術的相控陣雷達信號處理系統級芯片，所述相控陣雷達信號處理系統級芯片包括基板、FPGA芯片、DSP芯片、第一時鐘芯片、第二時鐘芯片、DAC芯片、多個ADC芯片、多個DDR3SDRAM芯片和FLASH EEPROM芯片，其中：

所述基板具有凹槽結構，且所述凹槽結構的底面為平面，所述FPGA芯片和所述DSP芯片的裸片放置于所述凹槽結構的底面上，所述第一時鐘芯片、所述第二時鐘芯片、所述DAC芯片、所述ADC芯片、所述DDR3SDRAM芯片和所述FLASH EEPROM芯片的裸片放置于所述基板的上表面上；

所述FLASH EEPROM芯片，用于存儲程序；

所述DDR3 SDRAM芯片，用于存儲所述DAC芯片發射的雷達的發射波形數據和從所述ADC芯片采集到的雷達回波數據；

所述FPGA芯片，用于在上電后，讀取所述FLASH EEPROM芯片中存儲的程序，之后從所述DDR3 SDRAM芯片中讀取所述發射波形數據，再將所述發射波形數據發送至所述DAC芯片；

所述DAC芯片，用于將所接收的所述發射波形數據轉換為發射波形信號，所述發射波形信號為模擬信號；

所述ADC芯片，用于采集雷達回波數據，并將所述雷達回波數據轉換為雷達回波信號，所述雷達回波信號為數字信號；

所述FPGA芯片，還用于讀取所述ADC芯片中的所述雷達回波信號，并對所述雷達回波信號進行預處理，之后將預處理后的雷達回波信號存儲到所述DDR3 SDRAM芯片中進行保存；

所述DSP芯片，用于從所述DDR3 SDRAM芯片中讀取預處理后的雷達回波信號，也可直接通過SSRIO總線從FPGA中讀取數據，并對預處理后的雷達回波信號進行進一步的處理；