[發明專利]雷達成像中CS算法補償因子實時生成的FPGA實現方法

有效

• 申請號: 202210274459.5
• 申請日: 2022-03-21
• 公開（公告）號: CN114626006B
• 公開（公告）日: 2023-03-14
• 發明（設計）人: 閔銳;李晉;徐浩典;曹雨欣;余雷;皮亦鳴;楊曉波
• 申請（專利權）人: 電子科技大學
• 主分類號: G06F17/14
• 分類號: G06F17/14;G06F17/16;G06F9/302;G06F9/30;G06F9/38;G01S13/90;G01S7/40;G01S7/41
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 孫一峰

本發明屬于雷達成像信號和FPGA技術領域，具體涉及一種雷達成像中CS算法補償因子實時生成的FPGA實現方法。本發明主要是提出了基于FPGA實現的CS算法補償因子實時生成模塊，該模塊由21級流水線結構組成，每一層流水結構主要利用Floating Point IP核和Cordic IP核對輸入參數進行快速計算，實現CS算法補償因子的實時生成，解決了在高速時鐘下，傳統DSP方案計算時間長，無法滿足系統成像實時性要求的問題。

技術領域

本發明屬于雷達成像信號和FPGA技術領域，具體涉及一種雷達成像中CS算法補償因子實時生成的FPGA實現方法。

背景技術

合成孔徑雷達(Synthetic Aperture Radar,SAR)具有全天時，全天候的工作特點以及高分辨的成像精度，其已經在多云霧地區遙感測圖、軍事偵察、國民經濟建設等方面發揮著巨大作用。近些年來，隨著硬件制造水平的快速發展，SAR實時成像系統設計收到越來越多的研究。而SAR成像算法中CS算法利用相位相乘替代了矩陣差值，避免了復雜的運算，還能較好地保持圖像的相位信息，具有良好的成像效果。CS算法涉及到大量相位因子的計算，由于系統需要滿足實時性的要求，因此CS算法相位因子計算效率會影響到CS算法成像處理的快慢。

在早期基于CS算法的SAR成像處理系統中，多采用DSP作為處理器進行浮點數運算，但隨著要求的不斷提高，DSP逐漸不能滿足實時性的要求。如今FPGA能夠快速完成加減乘除、三角函數等成像處理中常用的基本運算，因此基于FPGA的CS算法乘法因子實時生成方案具有極高的數據處理速率。

中國科學院計算技術研究所簡方軍、褚超、韓承德發表的論文“Chirp Scaling成像算法中Cs和Bro數值計算與硬件設計”提出了一種新的易于硬件實現的多項式逼近計算方法，并給出了該方法的計算精度及誤差分析。該文提出的方法降低了計算復雜度，實測成像質量與原計算相當，但該系統對方位樣本點數16384、距離樣本點數16384的SAR圖像進行處理，需要花費8秒完成三個因子的全部計算，無法滿足計算的實時性要求。

乘法因子生成模塊接收景中心距離R_nc、雷達有效速度Vr、發射脈沖時寬Tr、雷達工作頻率f0、距離向采樣點數Nr、方位向采樣點數Na、波束斜視角theta、距離向過采樣系數alpha、方位向過采樣系數belta、帶寬Bw、天線方位向長度La，用于如下三個相位因子的計算：

其中s_sc用于第一次相位相乘實現Chirp Scaling操作，Km為變換到距離多普勒域的距離調頻率，D_fn_ref_Vr為參考頻率處的徙動因子，D_fn_Vr_mtx為形成矩陣，tr_mtx為距離時間軸矩陣，R_ref為參考目標斜距，c為光速。

其中H1用于第二次相位相乘實現距離壓縮、SRC和一致RCMC操作，fr_mtx為距離頻率軸矩陣。

其中Haz*H2用于第三次相位相乘實現方位壓縮與相位校正操作，Haz為方位向匹配濾波器，H2為附加相位矯正項，R0_RCMC為隨距離變化的斜距。

發明內容

針對上述問題，為了滿足計算的實時性要求，本發明提供了一種雷達成像中CS算法補償因子實時生成的FPGA實現方法。

本發明的技術方案為：

雷達成像中CS算法補償因子實時生成的FPGA實現方法，其特征在于，包括以下步驟：

S1、獲取雷達回波數據；