[發明專利]雷達成像中CS算法補償因子實時生成的FPGA實現方法

有效

• 申請號: 202210274459.5
• 申請日: 2022-03-21
• 公開（公告）號: CN114626006B
• 公開（公告）日: 2023-03-14
• 發明（設計）人: 閔銳;李晉;徐浩典;曹雨欣;余雷;皮亦鳴;楊曉波
• 申請（專利權）人: 電子科技大學
• 主分類號: G06F17/14
• 分類號: G06F17/14;G06F17/16;G06F9/302;G06F9/30;G06F9/38;G01S13/90;G01S7/40;G01S7/41
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 孫一峰

1.雷達成像中CS算法補償因子實時生成的FPGA實現方法，其特征在于，包括以下步驟：

S1、獲取雷達回波數據；

S2、采用CS算法對雷達回波數據進行處理，獲得雷達成像圖像，CS算法對雷達回波數據的處理過程包括四次FFT和三次相位相乘，第一次FFT為方位向FFT，將數據變換到距離多普勒域，采用Chirp Scaling相位因子進行第一次相位相乘，使所有目標的徙動軌跡一致化；進行第二次FFT，第二次FFT為距離向FFT，將數據變換到二維頻域，采用RCMC和距離向壓縮因子進行第二次相位相乘，完成距離壓縮、SRC和一致RCMC；進行第三次FFT，第三次FFT為距離向IFFT，將數據變回距離多普勒域，采用相位校正和方位壓縮因子進行第三次相位相乘；進行第四次FFT，第四次FFT為方位向IFFT，獲得輸出圖像；

所述的Chirp Scaling相位因子、RCMC和距離向壓縮因子、相位校正和方位壓縮因子為CS算法乘法因子，CS算法乘法因子為通過CS算法補償因子實時生成模塊實時生成，CS算法補償因子實時生成模塊為基于FPGA的方式實現，具體為：采用21級流水線的結構，每一層流水結構利用Floating Point IP核和Cordic IP核對輸入的雷達信號參數進行計算，從而獲得包括Chirp Scaling相位因子、RCMC和距離向壓縮因子、相位校正和方位壓縮因子在內的CS算法乘法因子；CS算法補償因子實時生成模塊的實時生成控制方式為，通過控制信號端口接收FFT模塊輸出的有效信號標志位，在輸出端口設置對應的因子輸出有效信號標志位，從而在每一次相位相乘時根據上一次FFT的具體操作獲得下一次相位相乘需要的對應CS算法乘法因子。

2.根據權利要求1所述的雷達成像中CS算法補償因子實時生成的FPGA實現方法，其特征在于，CS算法乘法因子包括兩種數據輸出順序，分別為：

a.以方位向順序輸出：

a_1,1、a_1,2、a_1,3、a_1,4、

a_2,1、a_2,2、a_2,3、a_2,4

……

a_8191,1、a_8191,2、a_8191,3、a_8191,4

a_8192,1、a_8192,2、a_8192,3、a_8192,4

四路因子，直到當前四列方位向因子輸出完畢，再輸出下四列方位向因子：

a_1,5、a_1,6、a_1,7、a_1,8

a_2,5、a_2,6、a_2,7、a_2,8

……

a_8191,5、a_8191,6、a_8191,7、a_8191,8

a_8192,5、a_8192,6、a_8192,7、a_8192,8

b.以距離向順序輸出：

a_1,1、a_2,1、a_3,1、a_4,1

a_1,2、a_2,2、a_3,2、a_4,2

……

a_1，8191、a_2，8191、a_3,8191、a_4,8191

a_1，8192、a_2，8192、a_3，8192、a_4，8192

四路因子，直到當前四列距離向因子輸出完畢，再輸出下四列距離向因子：

a_5,1、a_6,1、a_7,1、a_8,1

a_5,2、a_6,2、a_7,2、a_8,2

……

a_5，8191、a_6，8191、a_7,8191、a_8,8191

a_5，8192、a_6，8192、a_7，8192、a_8，8192

直至完成一幀數據對應的因子輸出為止。