[發(fā)明專利]封裝結(jié)構(gòu)的制作方法及封裝結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 202210272339.1
• 申請(qǐng)日: 2022-03-18
• 公開（公告）號(hào): CN114639639B
• 公開（公告）日: 2023-10-17
• 發(fā)明（設(shè)計(jì)）人: 孟懷宇;沈亦晨;王宏杰
• 申請(qǐng)（專利權(quán)）人: 上海曦智科技有限公司
• 主分類號(hào): H01L21/98
• 分類號(hào): H01L21/98;H01L25/18;G02B6/122;G02B6/42
• 代理公司: 深圳紫藤知識(shí)產(chǎn)權(quán)代理有限公司 44570
• 代理人: 方世棟

本發(fā)明提供了一種封裝結(jié)構(gòu)的制作方法及封裝結(jié)構(gòu)，其中，所述方法包括：提供半導(dǎo)體晶片，所述半導(dǎo)體晶片包括多個(gè)第一半導(dǎo)體芯片，該半導(dǎo)體晶片上的多個(gè)第一半導(dǎo)體芯片構(gòu)成一個(gè)整體結(jié)構(gòu)，針對(duì)每個(gè)所述第一半導(dǎo)體芯片，提供與該第一半導(dǎo)體芯片對(duì)應(yīng)的至少一個(gè)第二半導(dǎo)體芯片以及至少一個(gè)裸硅片，并將所述至少一個(gè)第二半導(dǎo)體芯片以及所述至少一個(gè)裸硅片分別固定在該第一半導(dǎo)體芯片的第一表面的非光耦合區(qū)上，所述至少一個(gè)裸硅片環(huán)繞光耦合區(qū)，實(shí)現(xiàn)了無塑封的3D芯片堆疊封裝，在防止所述第一半導(dǎo)體芯片發(fā)生翹曲的同時(shí)，還對(duì)光耦合接口界面形成了保護(hù)。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體封裝領(lǐng)域，特別涉及封裝結(jié)構(gòu)的制作方法及封裝結(jié)構(gòu)。

背景技術(shù)

隨著半導(dǎo)體技術(shù)的日益發(fā)展，具有高的集成密度的封裝結(jié)構(gòu)越來越重要。例如，采用3D封裝結(jié)構(gòu)可以實(shí)現(xiàn)芯片與芯片之間的相互堆疊。

目前現(xiàn)有的硅光芯片中的電芯片(電子集成電路芯片，EIC，Electronicintegrated chip)和光芯片(光子集成電路芯片，PIC，Photonic integrated chip)由于采用不同的晶圓生成工藝制程，采用芯片級(jí)別的互連(例如打線或倒裝的互連方式)來實(shí)現(xiàn)電芯片(EIC)與光芯片(PIC)之間的連接，形成三維互連結(jié)構(gòu)。

在光芯片(PIC)和電芯片(EIC)的三維封裝中，為了避免打薄光芯片(PIC)時(shí)造成翹曲從而導(dǎo)致光芯片(PIC)和電芯片(EIC)的連接點(diǎn)錯(cuò)位或失效，或者為了使光芯片(PIC)和電芯片(EIC)的封裝具有較高的強(qiáng)度，通常需要在光芯片(PIC)表面形成塑封層。然而，光芯片(PIC)具有用于輸入光的光耦合接口，直接對(duì)光芯片(PIC)的表面進(jìn)行塑封會(huì)導(dǎo)致光纖耦合界面的損壞，從而導(dǎo)致光纖耦合接口的插入損耗大幅增加并影響光電芯片的實(shí)際使用。

而傳統(tǒng)的無塑封的3D光電芯片則存在多層芯片堆疊過程中翹曲過大、良率低以及無法應(yīng)用于大尺寸光子集成電路芯片和電子集成電路芯片之間的堆疊，同時(shí)也不利于實(shí)現(xiàn)具有“硅通孔”(Through Silicon Via，TSV)結(jié)構(gòu)的超薄光子集成電路芯片的貼裝。

發(fā)明內(nèi)容

為了克服現(xiàn)有技術(shù)的不足，本發(fā)明的目的在于提供一種封裝結(jié)構(gòu)的制作方法及封裝結(jié)構(gòu)，其可以實(shí)現(xiàn)無塑封的3D芯片堆疊封裝，在防止所述第一半導(dǎo)體芯片發(fā)生翹曲的同時(shí)，還對(duì)光耦合接口界面形成了保護(hù)。

本發(fā)明的目的采用以下技術(shù)方案實(shí)現(xiàn)：

根據(jù)本發(fā)明的一方面，提供一種封裝結(jié)構(gòu)的制作方法，所述方法包括：

提供半導(dǎo)體晶片，所述半導(dǎo)體晶片包括多個(gè)第一半導(dǎo)體芯片，每個(gè)所述第一半導(dǎo)體芯片具有相對(duì)的第一表面和第二表面，所述第一表面上設(shè)置有光耦合區(qū)以及圍繞所述光耦合區(qū)的非光耦合區(qū)，所述光耦合區(qū)內(nèi)設(shè)置有光耦合接口；針對(duì)每個(gè)所述第一半導(dǎo)體芯片，提供與該第一半導(dǎo)體芯片對(duì)應(yīng)的至少一個(gè)第二半導(dǎo)體芯片以及至少一個(gè)裸硅片，并將所述至少一個(gè)第二半導(dǎo)體芯片以及所述至少一個(gè)裸硅片分別固定在該第一半導(dǎo)體芯片的所述第一表面的所述非光耦合區(qū)上，其中，所述至少一個(gè)裸硅片環(huán)繞所述光耦合區(qū)。

可選地，所述至少一個(gè)裸硅片僅包括一個(gè)裸硅片，并且在垂直于對(duì)應(yīng)的第一半導(dǎo)體芯片的所述第一表面的方向上，所述裸硅片具有鏤空結(jié)構(gòu)，以露出所述光耦合區(qū)。

可選地，所述至少一個(gè)裸硅片包括多個(gè)裸硅片，并且在平行于對(duì)應(yīng)的第一半導(dǎo)體芯片的所述第一表面的方向上，將所述多個(gè)裸硅片以拼接的方式固定在所述光耦合區(qū)的周邊。

進(jìn)一步地，針對(duì)每個(gè)所述第一半導(dǎo)體芯片，與該第一半導(dǎo)體芯片對(duì)應(yīng)的所述至少一個(gè)裸硅片所占的面積以及所述至少一個(gè)第二半導(dǎo)體芯片所占的面積之和大于該第一半導(dǎo)體芯片的所述第一表面所占面積的70％。

進(jìn)一步地，在垂直于對(duì)應(yīng)的第一半導(dǎo)體芯片的所述第一表面的方向上，所述至少一個(gè)裸硅片的遠(yuǎn)離所述第一表面的一側(cè)頂面與所述至少一個(gè)第二半導(dǎo)體芯片的遠(yuǎn)離所述第一表面的一側(cè)頂面齊平。