[發明專利]半導體存儲器裝置和半導體存儲器裝置的制造方法

在審

• 申請號: 202210268248.0
• 申請日: 2022-03-18
• 公開（公告）號: CN115548026A
• 公開（公告）日: 2022-12-30
• 發明（設計）人: 崔康植
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L27/11582
• 分類號: H01L27/11582;H01L27/1157
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 原宏宇;孫東喜

本公開提供一種半導體存儲器裝置和半導體存儲器裝置的制造方法。半導體存儲器裝置包括：貫穿階梯式層疊結構的接觸區域的導電柵極接觸部，階梯式層疊結構包括交替層疊的多個層間絕緣層和多個導電圖案。

技術領域

本公開總體上涉及一種半導體存儲器裝置和一種半導體存儲器裝置的制造方法，更具體地涉及一種三維半導體存儲器裝置和一種三維半導體存儲器裝置的制造方法。

背景技術

半導體存儲器裝置包括能夠存儲數據的存儲器單元。三維半導體存儲器裝置包括三維存儲器單元陣列。

為了提高三維存儲器單元陣列的集成度，可以增加存儲器單元的層疊數量。隨著存儲器單元的層疊數量增加，三維半導體存儲器裝置的制造工藝可能變得復雜，并且三維半導體存儲器裝置的結構穩定性可能惡化。

發明內容

根據本公開的一個實施方式，提供一種半導體存儲器裝置，該半導體存儲器裝置包括：第一導電柵極接觸部；第一接觸部絕緣圖案，該第一接觸部絕緣圖案圍繞第一導電柵極接觸部；第一導電圖案，該第一導電圖案圍繞第一接觸部絕緣圖案；以及第二導電圖案，該第二導電圖案設置在第一導電圖案上方，該第二導電圖案圍繞第一導電柵極接觸部，其中，第二導電圖案包括：第一邊緣部，該第一邊緣部與第一接觸部絕緣圖案交疊，第一邊緣部與第一導電柵極接觸部接觸；以及第一基部，該第一基部通過第一邊緣部與第一導電柵極接觸部間隔開，從第一邊緣部延伸遠離第一導電柵極接觸部，并且該第一基部比第一邊緣部更厚。

根據本公開的另一實施方式，提供一種半導體存儲器裝置，該半導體存儲器裝置包括：水平摻雜半導體圖案；階梯式層疊結構，該階梯式層疊結構包括交替層疊在水平摻雜半導體圖案上的多個層間絕緣層和多個導電圖案，該階梯式層疊結構包括與水平摻雜半導體圖案交疊的單元區域和從單元區域延伸的接觸區域；單元溝道層，該單元溝道層與水平摻雜半導體圖案接觸，該單元溝道層貫穿階梯式層疊結構的單元區域；多個導電柵極接觸部，該多個導電柵極接觸部貫穿階梯式層疊結構的接觸區域，該多個導電柵極接觸部延伸到水平摻雜半導體圖案所設置在的高度；以及保護層，該保護層貫穿導電柵極接觸部中的每一個的側壁。

根據本公開的又一實施方式，提供一種半導體存儲器裝置，該半導體存儲器裝置包括：階梯式層疊結構，該階梯式層疊結構包括交替層疊的多個層間絕緣層和多個導電圖案，該階梯式層疊結構包括單元區域和從單元區域延伸的接觸區域；水平摻雜半導體圖案，該水平摻雜半導體圖案設置在階梯式層疊結構的單元區域之下；下絕緣層，該下絕緣層設置在階梯式層疊結構的接觸區域之下，下絕緣層基本處于水平摻雜半導體圖案所設置在的高度處；多個下接觸部，該多個下接觸部貫穿下絕緣層；單元溝道層，該單元溝道層與水平摻雜半導體圖案接觸，該單元溝道層貫穿階梯式層疊結構的單元區域；以及多個導電柵極接觸部，該多個導電柵極接觸部連接到多個下接觸部，該多個導電柵極接觸部貫穿階梯式層疊結構的接觸區域。

根據本公開的又一實施方式，提供一種制造半導體存儲器裝置的方法，該方法包括以下步驟：形成初步階梯式層疊結構，該初步階梯式層疊結構包括下層間絕緣層、中間層間絕緣層、上層間絕緣層、下犧牲層和上犧牲層，該下犧牲層包括位于下層間絕緣層和中間層間絕緣層之間的下基部以及從下基部相對于中間層間絕緣層進一步突出到側部并且比下基部更薄的下邊緣部，該上犧牲層包括位于中間層間絕緣層和上層間絕緣層之間的上基部以及從上基部相對于上層間絕緣層進一步突出到側部并且比上基部更薄的上邊緣部；形成填充絕緣層，該填充絕緣層覆蓋初步階梯式層疊結構；形成接觸孔，該接觸孔貫穿填充絕緣層、上邊緣部、中間層間絕緣層、下基部和下層間絕緣層；通過接觸孔利用犧牲墊塊替換上邊緣部；通過接觸孔利用接觸部絕緣圖案替換下基部的一部分；以及在接觸孔中形成由接觸部絕緣圖案和犧牲墊塊圍繞的支撐結構。