[發明專利]一種基于多FPGA的系統靜態時序分析方法

有效

• 申請號: 202210257478.7
• 申請日: 2022-03-16
• 公開（公告）號: CN114742001B
• 公開（公告）日: 2023-08-29
• 發明（設計）人: 郭靜靜;趙東敏;張少輝;張姚鑫;黃海平;蔡志匡
• 申請（專利權）人: 南京郵電大學
• 主分類號: G06F30/3315
• 分類號: G06F30/3315;G06F30/343
• 代理公司: 南京禹為知識產權代理事務所(特殊普通合伙) 32272
• 代理人: 沈鑫

1.一種基于多FPGA的系統靜態時序分析方法，其特征在于，包括：

讀入網表文件，根據節點的屬性對所述網表文件進行分類，并生成電路的連接關系圖；

從時鐘輸入端沿著時鐘路徑開始搜索分頻器；

根據起始點類型對整體電路進行遍歷搜索路徑，對已搜到的路徑類型進行判斷并計算其時延；

所述路徑類型包括從輸入端到觸發器、從觸發器到觸發器、從觸發器到輸出端和從輸入端到輸出端；

計算時鐘路徑時延時的步驟：先判斷時鐘路徑的起始節點，起始節點包括數據輸入端和寄存器；然后進行遍歷搜索路徑；每搜到一條路徑就對其路徑類型進行判斷及計算；

把路徑分類為In-Register、Register-Register、Register-Out、In-Out這四類，并把第一種和第三種路徑的In和Out當作虛擬寄存器處理；

建立時間違例路徑、保持時間違例路徑以及端口間組合邏輯路徑的時序報告。

2.如權利要求1所述的基于多FPGA的系統靜態時序分析方法，其特征在于：所述節點的分類的依據包括輸入文件中提供的節點的屬性、命名規則和連接關系。

3.如權利要求2所述的基于多FPGA的系統靜態時序分析方法，其特征在于：所述輸入文件包括節點定義文件、節點分組文件、連接定義文件、時鐘定義文件、時分復用定義文件，時序分析時對節點定義文件、節點分組文件、連接定義文件、時鐘定義文件、時分復用定義文件進行讀取，存儲在程序中。

4.如權利要求3所述的基于多FPGA的系統靜態時序分析方法，其特征在于：對所述分頻器進行標記后進行搜索時鐘路徑。

5.如權利要求4所述的基于多FPGA的系統靜態時序分析方法，其特征在于：根據節點名稱將節點分為gx和gpx，其中x＝0，1，2…；

根據節點定義文件中結點是否有clk屬性以及是否為輸入輸出端將gpx，其中x＝0，1，2…，結點分為輸入時鐘和gpin或者gpout；

根據節點定義文件中結點是否有ff屬性將gx，其中x＝0，1，2…，分為組合邏輯結點和具有ff屬性結點，其中具有ff屬性結點根據其無clk屬性和是否只作為源點將其分為組合邏輯或者vcc和gnd，具有ff屬性的結點且有clk屬性的結點為寄存器結點；

組合邏輯結點前后所連的結點若均有clk屬性且兩者的clk值不同，則該組合邏輯結點為分頻器。

6.如權利要求5所述的基于多FPGA的系統靜態時序分析方法，其特征在于：所述的時序報告包括建立時間違例時延累加和、保持時間違例時延累加和、top20的建立時間違例路徑、top20的保持時間違例路徑、top20端口間組合邏輯關鍵路徑。