[發明專利]自參考和自校準干涉圖案疊加測量

在審

• 申請號: 202210245037.5
• 申請日: 2018-12-21
• 公開（公告）號: CN114460816A
• 公開（公告）日: 2022-05-10
• 發明（設計）人: 楊東岳;戴鑫托;樸東錫;唐明浩;姆德·莫塔西·貝拉;帕凡·庫瑪爾·查特哈馬佩塔·史瑞帕達拉;C·W·王
• 申請（專利權）人: 科磊股份有限公司
• 主分類號: G03F7/20
• 分類號: G03F7/20;G03F9/00
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 劉麗楠

本申請實施例涉及自參考和自校準干涉圖案疊加測量。兩對對準標靶(一對對齊，另一對錯位一偏置距離)形成在不同的掩模上以產生第一對共軛干涉圖案。另一對對準標靶也形成于掩模上以產生相較于該第一對倒置的第二對共軛干涉團。當使用該掩模所形成的圖案被覆蓋時，兩對共軛干涉圖案中的該第一干涉圖案和該第二干涉圖案的暗區與亮區的失準被確定。計算一放大系數(該干涉圖案失準對該標靶失準的放大系數)，以作為該干涉圖案對中的相對暗區和相對亮區的失準的差值相對于兩倍該偏置距離的比率。該干涉圖案失準除以該放大系數以產生一自參考且自校準標靶失準量并予以輸出。

本申請是申請日為2018年12月21日、申請號為201880085680.8、發明名稱為“自參考和自校準干涉圖案疊加測量”的發明專利申請的分案申請。

技術領域

本申請涉及集成電路(IC)制造中使用的掩模的對準，更具體而言，涉及自參考及自校準干涉圖案疊加測量方法及系統。

背景技術

集成電路的制造通常包括在一襯底晶片的上方的一個或多個層上形成多個集成電路圖案。這些圖案通常包括通過光刻技術所形成的多個區域。光刻技術使用圖案來定義一襯底上的區域。更具體而言，利用光刻技術，一光阻層形成在一襯底上，并暴露于例如紫外光(UV)之類的輻射下，該紫外光穿過一掩模的透明區域以于該光阻層的對應區域引起一化學反應。然后顯影該光阻層以產生暴露底層材料的開放區域的圖案，而該材料的其他區域仍然受到光阻層的保護。根據所使用的是正調色抗蝕劑還是負調色抗蝕劑來移除光阻層的暴露或未暴露部分。然后，蝕刻不受光阻層保護的襯底的部分，以于襯底中形成特征。

掩模之間的相對定位和對準，或“疊加”控制所得到的集成電路是否正確形成。最小化疊加誤差是集成電路制造中的一個重要問題。疊加度量通過使用與功能電路結構相同的層中的疊加標記來最小化疊加誤差。疊加標記可以包括不同圖案，然后可以通過一疊加度量工具對這些圖案進行掃描和/或成像。一些疊加標記(莫爾(莫爾)標靶)組合以產生衍射圖案(莫爾圖案)，該衍射圖案可被測量以確定不同掩模的疊加精度。已經開發了許多不同類型的疊加度量模式，以提高疊加度量測量的精度。

先進技術持續在集成電路(IC)設備中制造更小的結構。先進技術工藝的復雜性給諸如多層疊加等光刻控制參數帶來了沉重的負擔。超出規格的一覆蓋層可能導致該結構中的開路或短路，這不僅影響了晶片/裸晶的成品率，還由于需要對設備進行返工而影響了工藝的吞吐量。

發明內容

本文中的各種方法建立具有一第一節距的一第一莫爾標靶于一第一光掩模上，以及建立具有一第二節距的一第二莫爾標靶于該第一光掩模上。該第二莫爾標靶相鄰于該第一莫爾標靶并與之對齊。這些方法同樣建立具有該第二節距的一第三莫爾標靶于一第二光掩模上，以及建立具有該第一節距的一第四莫爾標靶于該第二光掩模上。該第三莫爾標靶相鄰于該第四莫爾標靶。該第三莫爾標靶與該第四莫爾標靶錯位一偏置距離。

該第一莫爾標靶和該第三莫爾標靶形成第一干涉圖案。該第二莫爾標靶和該第四莫爾標靶形成第二干涉圖案。此外，該第一干涉圖案和該第二干涉圖案形成一第一對共軛干涉圖案。同樣的，該第一干涉圖案與該第二干涉圖案形成一第一對共軛干涉圖案。

該第一莫爾標靶、該第二莫爾標靶、該第三莫爾標靶、以及該第四莫爾標靶構成第一組標靶。此方法還建立與該第一組標靶相同且相較于該第一組標靶倒置的一第二組標靶于該第一光掩模和該第二光掩模上，以生成相較于該第一對共軛干涉圖案倒置的一第二對共軛干涉圖案。

隨后，這些方法使用該第一光掩模執行一第一曝光以產生具有相同但倒置的該第一莫爾標靶和該第二莫爾標靶的一組標靶的一集成電路層。本文的方法還使用該第二光掩模執行一第二曝光(例如當執行疊加測量以確定一光阻是否被適當對齊，形成更多結構，或在曝光前執行掩模對齊)。該第二曝光具有兩組標靶的該第三莫爾標靶和該第四莫爾標靶。