[發明專利]一種新型半導體器件的制備方法

在審

• 申請號: 202210244099.4
• 申請日: 2022-03-11
• 公開（公告）號: CN114628313A
• 公開（公告）日: 2022-06-14
• 發明（設計）人: 孔真真;王桂磊;亨利·H·阿達姆松;任宇輝
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/336;H01L29/78
• 代理公司: 北京蘭亭信通知識產權代理有限公司 11667
• 代理人: 苑晨超

本發明提供一種新型半導體器件的制備方法，包括：在第一襯底上依次形成第一膜層、第二膜層和鍵合膜層，以形成第一中間結構；其中，第二膜層的晶胞尺寸小于所述第一膜層的晶胞尺寸，所述鍵合膜層是由具有張應變特性的材料制備的膜層，以使所述第二膜層形成張應變；在第二襯底上依次形成電介質膜層和鍵合膜層，以形成第二中間結構；將所述第一中間結構和所述第二中間結構的鍵合膜層進行鍵合，以形成鍵合結構；將所述鍵合結構的第一襯底和第一膜層去除，以形成具有張應變的半導體器件襯底。本發明提供的新型半導體器件的制備方法，能夠在柵極制備前形成具有應變的第二膜層，有利于提高溝道的遷移率，提升器件性能。

技術領域

本發明涉及半導體技術領域，尤其涉及一種新型半導體器件的制備方法。

背景技術

非平面的鰭式場效應晶體管(Fin FET)器件結構作為其核心器件擁有較強的柵控能力，對短溝道效應的抑制能力強，但Fin FET器件的工藝流程復雜；相比于非平面Fin FET工藝，平面全耗盡絕緣體硅或平面全耗盡絕緣體鍺(FDSOI/FDGeOI)器件工藝的光刻板數量要少得多，工藝相對更容易，工藝成本大大降低。

平面FDSOI/FDGeOI能減小寄生電容，提高運行速度；降低漏電，具有更低的功耗；同時，還能消除閂鎖效應，抑制襯底脈沖電流干擾；在平面FDSOI/FDGeOI中引入應變使得器件的遷移率明顯提升，然而如何引入應變是制備工藝的難點。

發明內容

本發明提供的新型半導體器件的制備方法，能夠在柵極制備前形成具有應變的第二膜層，有利于提高溝道的遷移率，提升器件性能。

本發明提供一種新型半導體器件的制備方法，包括：

在第一襯底上依次形成第一膜層、第二膜層和鍵合膜層，以形成第一中間結構；其中，第二膜層的晶胞尺寸小于所述第一膜層的晶胞尺寸，所述鍵合膜層是由具有張應變特性的材料制備的膜層，以使所述第二膜層形成張應變；

在第二襯底上依次形成電介質膜層和鍵合膜層，以形成第二中間結構；

將所述第一中間結構和所述第二中間結構的鍵合膜層進行鍵合，以形成鍵合結構；

將所述鍵合結構的第一襯底和第一膜層去除，以形成具有張應變的半導體器件襯底。

可選地，所述第二膜層中的第一元素比例大于所述第一膜層中的第一元素比例；所述第一元素的原子半徑大于所述第一膜層中的第二元素的原子半徑。

可選地，所述第二膜層包括硅膜層、鍺硅膜層和鍺膜層中的任意一種或兩種以上的疊層。

可選地，所述鍵合膜層包括氮化硅、氧化硅和氧化鋁中的任意一種形成的膜層或任意幾種形成的疊層。

可選地，所述第二膜層的厚度為5nm～100nm。

可選地，所述第一膜層為硅鍺膜層，所述第二膜層為硅膜層；或者，

所述第一膜層為鍺膜層，所述第二膜層為鍺硅膜層。

可選地，還包括：

在所述半導體器件襯底的第二膜層上形成柵極；

在所述半導體器件襯底的第二膜層上形成源極和漏極，形成半導體器件。

可選地，在所述半導體器件襯底上形成源/漏區域包括：

在所述半導體器件襯底的第二膜層的源/漏區域進行離子注入，形成源極和漏極；或者，

將所述半導體器件襯底在650℃～750℃的溫度下，以摻雜元素前驅體進行吹掃，吹掃后在第二膜層和柵極上形成二氧化硅保護層并退火，再去除二氧化硅。

可選地，所述摻雜元素前驅體包括磷化氫或者乙硼烷。