[發明專利]一種三維扇出型封裝結構及其制作方法

在審

• 申請號: 202210241143.6
• 申請日: 2022-03-11
• 公開（公告）號: CN114649292A
• 公開（公告）日: 2022-06-21
• 發明（設計）人: 戴飛虎;王成遷;段鵬超;楊誠;高艷
• 申請（專利權）人: 無錫中微高科電子有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L21/48;H01L21/56;H01L21/60
• 代理公司: 無錫市大為專利商標事務所(普通合伙) 32104
• 代理人: 陳麗麗;殷紅梅

本發明涉及集成電路封裝技術領域，具體公開了一種三維扇出型封裝結構，其中，包括：無源載板，其設置多個金屬填充盲孔，正面形成有第一再布線金屬層和第一再布線鈍化層；第一再布線鈍化層上通過垂直引線焊盤和垂直引線連接第一芯片塑封結構，第一芯片塑封結構上形成有第二再布線金屬層和第二再布線鈍化層，第二再布線鈍化層上形成有第二芯片塑封結構；無源載板的背面形成背面凹槽，無源載板的背面除去背面凹槽的底壁位置處均設置背面鈍化層，一部分背面凹槽內形成金屬凸點，另一部分背面凹槽連接第三芯片結構。本發明還公開了一種三維扇出型封裝結構的制作方法。本發明提供的三維扇出型封裝結構有效解決了翹曲和散熱問題。

技術領域

本發明涉及集成電路封裝技術領域，尤其涉及一種三維扇出型封裝結構及三維扇出型封裝結構的制作方法。

背景技術

封裝技術伴隨著集成電路發明應運而生，主要功能是完成電分配、信號分配、散熱和保護。伴隨著芯片技術的發展，封裝技術不斷革新。封裝互連密度不斷提高，封裝厚度不斷減小，三維封裝、系統級封裝手段不斷演進。隨著互聯網、物聯網、汽車電子、高性能計算、5G、人工智能等新興領域對先進封裝提出更高要求，封裝技術發展迅速，創新技術不斷出現。當前，隨著摩爾定律趨緩，封裝技術重要性凸顯，成為電子產品小型化、多功能化、降低功耗，提高帶寬的重要手段，先進封裝向著系統級集成、高速、高頻、三維方向發展。

通常情況下，要實現高密度的三維封裝就需要垂直互聯技術，包括TSV、TGV以及TMV等等。隨著芯片集成度的不斷提高，引腳數量和密度急劇增加，這對垂直互聯的密度和通孔的大小也提出了新的要求。此外，芯片數量和互聯密度的增加勢必伴隨著再布線層數的增加以及器件功耗的上升，因此而產生的翹曲和熱量積累也是目前亟待解決的問題。

發明內容

本發明提供了一種三維扇出型封裝結構及三維扇出型封裝結構的制作方法，解決相關技術中存在的翹曲和熱量積累的問題。

作為本發明的第一個方面，提供一種三維扇出型封裝結構，其中，包括：

無源載板，所述無源載板內設置多個金屬填充盲孔；

所述無源載板的正面形成有第一再布線金屬層和第一再布線鈍化層，所述第一再布線金屬層和所述第一再布線鈍化層均與所述金屬填充盲孔接觸；

所述第一再布線鈍化層上通過垂直引線焊盤和垂直引線連接第一芯片塑封結構，所述第一芯片塑封結構上形成有第二再布線金屬層和第二再布線鈍化層，所述第二再布線鈍化層上形成有與所述垂直引線連接的第二芯片塑封結構；

所述無源載板的背面形成與所述金屬填充盲孔位置對應的背面凹槽，所述無源載板的背面除去所述背面凹槽的底壁位置處均設置背面鈍化層，一部分所述背面凹槽內形成金屬凸點，另一部分所述背面凹槽連接第三芯片結構。

進一步地，所述第一再布線鈍化層間隔布局在所述第一再布線金屬層內，所述第一再布線鈍化層的上表面均設置所述垂直引線焊盤。

進一步地，所述第一芯片塑封結構包括第一芯片和第一塑封層，所述第一芯片倒裝在位于中間區域的所述垂直引線焊盤上，所述第一塑封層位于邊緣區域的所述垂直引線焊盤上，且包圍所述第一芯片的側壁，位于邊緣區域的所述垂直引線焊盤上設置所述垂直引線，且所述垂直引線被所述第一塑封層包封。

進一步地，所述第二再布線金屬層覆蓋在所述第一芯片和所述第一塑封層的上表面，所述第二再布線鈍化層間隔設置在所述第一塑封層的上表面，且均與所述垂直引線連接。

進一步地，所述第二芯片塑封結構包括第二芯片和第二塑封層，所述第二芯片倒裝在所述第一塑封層的上方，且所述第二芯片的凸點與所述第二再布線鈍化層連接，所述第二塑封層位于覆蓋在所述第二再布線金屬層上，且包圍所述第一塑封層的側壁以及所述第二芯片設置。

進一步地，所述第二芯片與所述第二再布線金屬層之間設置有第二填充層。

進一步地，所述第一芯片與所述第一再布線金屬層之間設置有第一填充層。