[發明專利]一種帶隙基準核心電路、帶隙基準源和半導體存儲器

在審

• 申請號: 202210216734.8
• 申請日: 2022-03-07
• 公開（公告）號: CN114637363A
• 公開（公告）日: 2022-06-17
• 發明（設計）人: 程偉杰;羅元鈞
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 張李靜;張穎玲

1.一種帶隙基準核心電路，其特征在于，所述帶隙基準核心電路包括：正溫度系數單元、匹配單元和生成單元；其中，

所述正溫度系數單元，用于生成正溫度系數電壓；

所述匹配單元分別連接所述正溫度系數單元和所述生成單元，用于基于所述正溫度系數電壓生成第一初始電流，基于所述第一初始電流生成第二初始電流；所述匹配單元包括至少兩個電阻；

所述生成單元，用于基于所述第二初始電流生成基準電壓，所述基準電壓具有一階零溫漂系數。

2.根據權利要求1所述的帶隙基準核心電路，其特征在于，所述至少兩個電阻包括：第一電阻和第二電阻；

所述第一電阻的第一端連接所述第二電阻的第一端；所述第一電阻的第二端和所述第二電阻的第二端分別連接所述正溫度系數單元；其中，

所述第一電阻和所述第二電阻用于基于所述正溫度系數電壓生成第一初始電流。

3.根據權利要求2所述的帶隙基準核心電路，其特征在于，所述第一電阻的阻值與所述第二電阻的阻值之比為1:1。

4.根據權利要求2所述的帶隙基準核心電路，其特征在于，所述匹配單元還包括電流鏡單元；所述電流鏡單元包括：第一MOS管和至少一個第二MOS管；

所述第一MOS管和所述第二MOS管，用于基于所述第一初始電流生成第二初始電流。

5.根據權利要求4所述的帶隙基準核心電路，其特征在于，

所述第一MOS管的柵極連接所述第二MOS管的柵極，還連接于所述正溫度系數單元；

所述第一MOS管的第一源漏極和所述第二MOS管的第一源漏極分別連接電源端；

所述第一電阻的第一端和所述第二電阻的第一端均連接所述第一MOS管的第二源漏極；

所述第二MOS管的第二源漏極連接所述生成單元。

6.根據權利要求4所述的帶隙基準核心電路，其特征在于，所述第一MOS管的個數與所述第二MOS管的個數之比為1:M，M大于等于1。

7.根據權利要求4所述的帶隙基準核心電路，其特征在于，所述第二MOS管的個數為1，所述第一MOS管的溝道寬度與所述第二MOS管的溝道寬度之比為1:M，M大于等于1。

8.根據權利要求1所述的帶隙基準核心電路，其特征在于，所述正溫度系數單元包括：限壓子單元和第一電壓生成子單元；

所述限壓子單元連接所述第一電壓生成子單元，用于提供第一鉗位電壓和第二鉗位電壓，使所述第一鉗位電壓與所述第二鉗位電壓相等；

所述第一電壓生成子單元，用于基于所述第一鉗位電壓和所述第二鉗位電壓生成所述正溫度系數電壓。

9.根據權利要求8所述的帶隙基準核心電路，其特征在于，所述限壓子單元包括：運算放大器；

所述運算放大器的反相輸入端提供所述第一鉗位電壓；

所述運算放大器的同相輸入端提供所述第二鉗位電壓。

10.根據權利要求9所述的帶隙基準核心電路，其特征在于，所述第一電壓生成子單元包括：第一BJT管、至少一個第二BJT管和第三電阻；

所述第一BJT管和所述至少一個第二BJT管，用于基于所述第一鉗位電壓和所述第二鉗位電壓生成所述正溫度系數電壓；

所述正溫度系數電壓施加于所述第三電阻的兩端。

11.根據權利要求10所述的帶隙基準核心電路，其特征在于，

所述第一BJT管的第一極連接所述運算放大器的反相輸入端，接收所述第一鉗位電壓；所述至少一個第二BJT管的第一極通過所述第三電阻連接到所述運算放大器的同相輸入端，接收所述第二鉗位電壓；所述第一極為發射極或集電極；

所述第一BJT管的基極和第二極，以及所述至少一個第二BJT管的基極和第二極均連接接地端；所述第二極為集電極或發射極。