[發明專利]一種芯片測試方法和測試系統

在審

• 申請號: 202210211437.4
• 申請日: 2022-02-28
• 公開（公告）號: CN114578212A
• 公開（公告）日: 2022-06-03
• 發明（設計）人: 趙寧;侯建橋
• 申請（專利權）人: 集睿致遠（廈門）科技有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 北京格允知識產權代理有限公司 11609
• 代理人: 周嬌嬌

1.一種芯片測試方法，其特征在于，用于對待測芯片中預設數量的測試信號進行測試，所述方法包括：

在待測芯片可供使用的輸出端口中確定用于進行測試信號輸出的測試輸出端口，以及確定每一個測試輸出端口所需輸出的測試信號的數量；

根據每一個測試輸出端口所需輸出的測試信號的數量，在所述待測芯片內部設置與測試輸出端口相對應的標記信號；

針對每一個測試輸出端口，基于所述待測芯片內部設置的并串信號轉換器，根據時鐘信號按照預設采樣頻率對所述測試輸出端口所需輸出的測試信號和對應的標記信號進行串行采樣，將串行采樣得到的串行信號從所述測試輸出端口輸出；

利用可編輯邏輯器件接收每一個所述測試輸出端口輸出的串行信號，并根據所述采樣頻率將所述串行信號進行恢復，得到所述預設數量的測試信號，并將所述預設數量的測試信號并行輸出至邏輯分析儀；

利用所述邏輯分析儀對接收到的測試信號進行測試。

2.根據權利要求1所述的測試方法，其特征在于，所述標記信號為周期性信號，且在每一個周期內，相鄰信號值之間的時間間隔等于對所述標記信號對應的測試信號和所述標記信號進行一次串行采樣所需的時間。

3.根據權利要求2所述的測試方法，其特征在于，所述根據時鐘信號按照預設采樣頻率對所述測試輸出端口所需輸出的測試信號和對應的標記信號進行串行采樣，包括：

確定對所述測試輸出端口所需輸出的測試信號和對應的標記信號進行串行采樣的采樣順序；

根據所述采樣順序，按照所述采樣頻率依次并循環地對所述測試輸出端口所需輸出的測試信號和對應的標記信號進行采樣，并將采樣得到的信號串聯為一個串行信號。

4.根據權利要求3所述的測試方法，其特征在于，所述根據所述采樣頻率將每一個串行信號進行恢復，包括：

確定得到該串行信號時進行串行采樣的并行信號的目標數量；所述并行信號包括標記信號和測試信號；

根據所述采樣頻率和所述目標數量，依次并循環的從該串行信號中提取信號值，將每一個循環內提取的信號值按照時間順序排序，生成新的并行信號；新的并行信號的數量等于所述目標數量；

確定該串行信號所對應標記信號在生成的新的并行信號中的位置，根據該位置和所述采樣順序，確定除該串行信號所對應標記信號以外的新的并行信號，與得到該串行信號時進行串行采樣的各測試信號的對應關系；

根據所述對應關系將除該串行信號所對應標記信號以外的新的并行信號恢復為各測試信號。

5.根據權利要求4所述的測試方法，其特征在于，所述根據所述對應關系將除該串行信號所對應標記信號以外的新的并行信號恢復為各測試信號，包括：

針對每一個新的并行信號，確定與該新的并行信號對應的測試信號的信號周期和相鄰信號值之間的時間間隔；根據該測試信號的信號周期和相鄰信號值之間的時間間隔以及該新的并行信號中的每一個信號值的提取時間，將該新的并行信號中的每一個信號值按照其在信號周期上的位置放置在該信號周期內，將新的并行信號恢復為具有完整信號周期的測試信號。

6.根據權利要求1-5中任一所述的測試方法，其特征在于，所述測試輸出端口為一個。

7.根據權利要求1-6中任一項所述的測試方法，其特征在于，

所述可編輯邏輯器件為FPGA；

和/或，

所述時鐘信號的采樣頻率為200MHZ。