[發明專利]高速電路板阻抗不連續的處理方法及裝置

在審

• 申請號: 202210205898.0
• 申請日: 2022-03-04
• 公開（公告）號: CN114330227A
• 公開（公告）日: 2022-04-12
• 發明（設計）人: 談樹峰;魏江龍;應子罡;張雄波;劉銀棟
• 申請（專利權）人: 北京國科天迅科技有限公司
• 主分類號: G06F30/398
• 分類號: G06F30/398;G06F115/12
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 白袖龍

本發明提供高速電路板阻抗不連續的處理方法及裝置，涉及高速電路板設計技術領域。所述方法包括：對信號鏈路的外部端口的散射參數進行時域反射分析，得到阻抗不連續位置；根據所述阻抗不連續位置，引出信號鏈路的內部端口，并根據所述內部端口在信號鏈路中劃分出待修正區域；根據所述外部端口和所述內部端口的散射參數，修正所述待修正區域的阻抗值。本發明結合時域和頻域對高速電路板的信號鏈路阻抗進行優化，尤其是能夠先得到待修正區域，再精準地針對待修正區域來修正阻抗，使得高速電路板能夠實現更快速更穩定地傳輸電子信號，高速電路板的整體品質更佳。

技術領域

本發明涉及高速電路板設計技術領域，尤其涉及高速電路板阻抗不連續的處理方法、裝置、電子設備、以及非暫態計算機可讀存儲介質。

背景技術

在PCB（電路板）電路設計中，隨著信號頻率越來越高，信號的上升沿或者下降沿變得越來越陡峭，使得信號的高頻諧波分量的能量提高，PCB電路進入高速時代。在高速PCB電路的信號鏈路設計過程中，信號鏈路一般存在過孔、焊盤、樁線、pad等阻抗不連續的問題，若鏈路阻抗連續性較差，容易引起信號的反射，加劇電路的信號不完整問題。因此，為了更快速和更穩定地傳輸電子信號，PCB信號鏈路阻抗的優化設計尤其重要。

發明內容

本發明提供一種高速電路板阻抗不連續的處理方法及裝置，用以解決高速電路板電路設計中存在阻抗不連續問題的缺陷。

本發明提供一種高速電路板阻抗不連續的處理方法，包括：

對信號鏈路的外部端口的散射參數進行時域反射分析，得到阻抗不連續位置；

根據所述阻抗不連續位置，引出信號鏈路的內部端口，并根據所述內部端口在信號鏈路中劃分出待修正區域；

根據所述外部端口和所述內部端口的散射參數，修正所述待修正區域的阻抗值。

根據本發明提供的一種高速電路板阻抗不連續的處理方法，所述阻抗不連續位置包括以下任一項：

過孔阻抗不連續位置、焊盤阻抗不連續位置、以及樁線阻抗不連續位置。

根據本發明提供的一種高速電路板阻抗不連續的處理方法，所述根據所述阻抗不連續位置，引出信號鏈路的內部端口，并根據所述內部端口在信號鏈路中劃分出待修正區域，包括：

根據若干所述阻抗不連續位置，引出信號鏈路的若干內部端口；

以若干所述內部端口為分界，在信號鏈路中劃分出過孔待修正區域、焊盤待修正區域、樁線待修正區域中的一個或任意組合。

根據本發明提供的一種高速電路板阻抗不連續的處理方法，所述修正所述待修正區域的阻抗值，具體為以下任一項：

通過處理過孔修正所述過孔待修正區域的阻抗值；

通過處理焊盤修正所述焊盤待修正區域的阻抗值；

通過處理樁線修正所述樁線待修正區域的阻抗值。

根據本發明提供的一種高速電路板阻抗不連續的處理方法，還包括：

根據修正后的阻抗值，更新所述外部端口和所述內部端口的散射參數；

驗證更新后的所述外部端口和所述內部端口的散射參數是否符合預設要求。

根據本發明提供的一種高速電路板阻抗不連續的處理方法，所述驗證更新后的所述外部端口和所述內部端口的散射參數是否符合預設要求，具體為：

對更新后的所述外部端口和所述內部端口的散射參數進行眼圖仿真，以驗證更新后的所述外部端口和所述內部端口的散射參數是否符合預設要求。

根據本發明提供的一種高速電路板阻抗不連續的處理方法，所述散射參數包括輸入反射系數和輸出反射系數，所述驗證更新后的所述外部端口和所述內部端口的散射參數是否符合預設要求具體為：