[發明專利]高速電路板阻抗不連續的處理方法及裝置

在審

• 申請號: 202210205898.0
• 申請日: 2022-03-04
• 公開（公告）號: CN114330227A
• 公開（公告）日: 2022-04-12
• 發明（設計）人: 談樹峰;魏江龍;應子罡;張雄波;劉銀棟
• 申請（專利權）人: 北京國科天迅科技有限公司
• 主分類號: G06F30/398
• 分類號: G06F30/398;G06F115/12
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 白袖龍

1.一種高速電路板阻抗不連續的處理方法，其特征在于，包括：

對信號鏈路的外部端口的散射參數進行時域反射分析，得到阻抗不連續位置；

根據所述阻抗不連續位置，引出信號鏈路的內部端口，并根據所述內部端口在信號鏈路中劃分出待修正區域；

根據所述外部端口和所述內部端口的散射參數，修正所述待修正區域的阻抗值。

2.根據權利要求1所述的高速電路板阻抗不連續的處理方法，其特征在于，所述阻抗不連續位置包括以下任一項：

過孔阻抗不連續位置、焊盤阻抗不連續位置、以及樁線阻抗不連續位置。

3.根據權利要求2所述的高速電路板阻抗不連續的處理方法，其特征在于，所述根據所述阻抗不連續位置，引出信號鏈路的內部端口，并根據所述內部端口在信號鏈路中劃分出待修正區域，包括：

根據若干所述阻抗不連續位置，引出信號鏈路的若干內部端口；

以若干所述內部端口為分界，在信號鏈路中劃分出過孔待修正區域、焊盤待修正區域、樁線待修正區域中的一個或任意組合。

4.根據權利要求3所述的高速電路板阻抗不連續的處理方法，其特征在于，所述修正所述待修正區域的阻抗值，具體為以下任一項：

通過處理過孔修正所述過孔待修正區域的阻抗值；

通過處理焊盤修正所述焊盤待修正區域的阻抗值；

通過處理樁線修正所述樁線待修正區域的阻抗值。

5.根據權利要求1-4任一項所述的高速電路板阻抗不連續的處理方法，其特征在于，還包括：

根據修正后的阻抗值，更新所述外部端口和所述內部端口的散射參數；

驗證更新后的所述外部端口和所述內部端口的散射參數是否符合預設要求。

6.根據權利要求5所述的高速電路板阻抗不連續的處理方法，其特征在于，所述驗證更新后的所述外部端口和所述內部端口的散射參數是否符合預設要求，具體為：

對更新后的所述外部端口和所述內部端口的散射參數進行眼圖仿真，以驗證更新后的所述外部端口和所述內部端口的散射參數是否符合預設要求。

7.根據權利要求5所述的高速電路板阻抗不連續的處理方法，其特征在于，所述散射參數包括輸入反射系數和輸出反射系數，所述驗證更新后的所述外部端口和所述內部端口的散射參數是否符合預設要求具體為：

驗證更新后的所述外部端口的輸入反射系數是否小于第一預設閾值，更新后的所述外部端口的輸出反射系數是否小于第二預設閾值；以及驗證更新后的所述內部端口的輸入反射系數是否小于第三預設閾值，更新后的所述內部端口的輸出反射系數是否小于第四預設閾值。

8.一種高速電路板阻抗不連續的處理裝置，其特征在于，包括：

阻抗不連續位置得到模塊，用于：對信號鏈路的外部端口的散射參數進行時域反射分析，得到阻抗不連續位置；

待修正區域劃分模塊，用于：根據所述阻抗不連續位置，引出信號鏈路的內部端口，并根據所述內部端口在信號鏈路中劃分出待修正區域；

阻抗值修正模塊，用于：根據所述外部端口和所述內部端口的散射參數，修正所述待修正區域的阻抗值。

9.一種電子設備，包括存儲器、處理器及存儲在所述存儲器上并可在所述處理器上運行的計算機程序，其特征在于，所述處理器執行所述程序時實現如權利要求1至7任一項所述高速電路板阻抗不連續的處理方法。

10.一種非暫態計算機可讀存儲介質，其上存儲有計算機程序，其特征在于，所述計算機程序被處理器執行時實現如權利要求1至7任一項所述高速電路板阻抗不連續的處理方法。